SystemBuilderChallenge 2001 - SP-it

SystemBuilderChallenge 2001
Inhaltsverzeichnis Speicher
- Wie funktioniert ein DRAM?
- Spezifikationen
- Begriffserklärung
• Zykluszeit
• Zugriffszeit
• CAS Latency
- Was ist DDR?
- Was ist Rambus?
- Schlusswort
1
SystemBuilderChallenge 2001
Produktportfolio
72 pin SIMM
Alte PC-Generation, Industrie Applikationen
168 pin Unbuffered DIMM
PC Standard (bis 133 MHz)
168 pin Registered DIMM
Server Applikation
184 pin RAMBUS
Neue Technologie (bis 800 MHz, serial)
184 pin DDR
Neue Technologie (bis 266MHz, parallel)
144 pin SO-DIMM
Notebook
2
SystemBuilderChallenge 2001
Wie funktioniert ein DRAM?
Die einzelne Speicherzelle ist sehr einfach aufgebaut.
Ein Kondensator speichert die Information (0 oder 1) einer Speicherzelle (Bit)
Zellansteuerung durch einen Transistor
Isoliert (speichert) Information
Freischalten zum Ein- und Auslesen
3
SystemBuilderChallenge 2001
Wie funktioniert ein DRAM?
Das Gate des Transistors ist mit einer Wortleitung verbunden.
Ist die Wortleitung auf LOW ist der Transistor hochohmig (Schalter zu)
Die Ladung des Kondensators ist isoliert und bleibt gespeichert.
Ist die Wortleitung auf HIGH ist der Transistor niederohmig (Schalter auf)
Der Kondensator ist mit der Bit-Leitung verbunden.
Schreiben oder Lesen der Speicherzelle.
Schreiben/Information speichern: Kondensator nimmt Pegel der Bitleitung an
Lesen: Bitleitung nimmt Pegel des Kondensators an
Zusätzliche Schaltungen sind notwendig für Ladungserhaltung, definierte
Signale etc.
4
SystemBuilderChallenge 2001
Wie funktioniert ein DRAM?
WL = Wortleitung (aktiviert)
BL = Bitleitung (liest/schreibt)
C
= Kondensator
Vereinfachtes Schaltbild
5
SystemBuilderChallenge 2001
Kernkomponenten eines SDRAM
Entscheidend für die Qualität eines Speichermoduls
-
die Modulplatine (PCB)
-
verwendete SDRAM-ICs
-
Programmierung des SPD
6
SystemBuilderChallenge 2001
PC100 / 133 Spezifikationen
PC100/133 konforme DIMMs
Detaillierte, eindeutige Beschriftung
Die Spezifikation für DIMMs basieren größtenteils auf den im
Dezember 1996 vom JEDEC-Komitee verabschiedeten
Standard
Die folgende Auflistung fasst die wichtigsten Kernaussagen der
PC100 / 133-Spezifikation von Intel und deren Bedeutung
zusammen.
7
SystemBuilderChallenge 2001
PC100 / 133 Spezifikationen
Leiterbahnbreite und Leiterbahnabstand
Leiterbahnbreite:
0.15mm
Min. Leiterbahnabstand:
0.25mm
Taktsignalleitungen min. Leiterbahnabstand: 0.30mm
Diese Werte verhindern ein Übersprechen zweier benachbarter
Leitungen und helfen, die Impedanzen der Platine zu kontrollieren.
8
SystemBuilderChallenge 2001
PC100 / 133 Spezifikationen
Anordnung und Anzahl der SDRAMs
SDRAMs mit Gehäusen für die direkte Oberflächenmontage.
Ein- oder beidseitige Platzierung der ICs auf der Platine.
Platzierung unter Berücksichtigung der min. und max. Leiterbahnlängen.
9
SystemBuilderChallenge 2001
PC100 / 133 Spezifikationen
Leiterplatten in 4- oder 6-Layer Technologie
DIMM-Platine kann aus 4 oder 6 Leiterbahnebenen bestehen.
Reihenfolge und Abstände zwischen den Ebenen sind festgelegt.
Signalführung: 2 bzw. 4 Layer
Spannungs - und Masseversorgung: 2 Layer
Die 6-Layer-Technik sorgt bei hohen Taktfrequenzen für niedrige
Rauschpegel und eine erhöhte Datenintegrität.
10
SystemBuilderChallenge 2001
Taktleitungen
DIMM-Module können entweder 2 oder 4 Takteingänge (Clock) nutzen.
Multiple Takteingänge erlauben bessere Synchronisierung der
Signallaufzeiten zu SDRAM-ICs.
Bessere Synchronisierung der Flanken des Systemtakts an Chipsatz und
Speicher.
Mit nur einem Takteingang ist dies nicht zu gewährleisten.
4 Takteingänge sind besser als 2.
11
SystemBuilderChallenge 2001
Terminierung der Datenleitungen
Terminierungen an den Taktleitungen verhindern Signalreflexionen.
Starke Reflexionen können den Signalpegel verfälschen und
Missinterpretationen hervorrufen.
=> Datenintegrität nicht mehr gewährleistet.
Reflexionen steigen mit der Frequenz und sind gerade bei den 100- und
133-MHz-Modulen nicht zu vernachlässigen.
Einige DIMM-Platinen älterer Generation oder Billig-DIMMs verzichten auf
die Terminierung.
12
SystemBuilderChallenge 2001
SPD Spezifikationen
Detaillierte SPD Spezifikationen
SDRAM benötigt für den Betrieb eine Vielzahl kritischer Parameter.
PC100/133-Module müssen laut Spezifikation ein SPD-EEPROM auf der
Platine besitzen.
Der kleine, meist achtpolige Chip hat eine Speicherkapazität von 2 kBit und
speichert alle wichtigen Parameter und Organisationsangaben des DIMMs.
Insgesamt sind es über 40 verschiedene Werte.
13
SystemBuilderChallenge 2001
SPD Spezifikationen
Zu den wichtigsten SPD Spezifikationen zählen:
Speichertyp
Kapazität
Zugriffszeit
Zykluszeit
Taktfrequenz
CAS-Latency
Beispielsweise ist der Speichertyp im Byte 2 des SPD gespeichert.
Für welche Zykluszeit (Taktfrequenz) das Modul ausgelegt ist, kann dem
Byte 9 entnommen werden. Der Wert 75h beispielsweise steht für 7,5 ns
und kennzeichnet ein PC133-DIMM.
14
SystemBuilderChallenge 2001
SPD Spezifikationen
BIOS liest die Parameter aus dem SPD des DIMMs aus.
Der Chipsatz des Mainboards übernimmt die Daten und stellt
Speicheransteuerung entsprechend ein.
Im BIOS kann in der Regel zwischen Automatic oder einer manuellen
Einstellung der Konfigurationsparameter ausgewählt werden.
Die automatische Konfiguration ist vorzuziehen. Dann werden die
Speichermodule nicht ausserhalb der Spezifikation betrieben.
Ein instabiler Betrieb ist bei Überreizung der Parameter meist die Folge.
15
SystemBuilderChallenge 2001
SPD Spezifikationen
Lt. Spezifikation muss das SPD schreibgeschützt sein, um ein versehentliches oder gewolltes Löschen/Ändern der gespeicherten Daten zu
verhindern.
Das Write-Protect-Signal des EEPROMs ist hierzu auf Pin 81 des DIMMs
gelegt und gleichzeitig über einen 47k-Widerstand auf Masse gezogen.
Damit will man findigen Naturen einen Riegel vorschieben, indem sie
einfach die Daten des EEPROMs ändern und ein PC100- oder PC133Modul vorgaukeln.
16
S+P Roadshow
PC100 / 133 Spezifikationen
17
S+P Roadshow
PC100 / 133 Spezifikationen
Gespeicherte Informationen im SPD-EEPROM. Auszug der
Intel SPD Spezifikation Revision 1.2A
18
SystemBuilderChallenge 2001
Performance
Bei DIMMs bestimmen hauptsächlich drei Parameter die Performance:
- Zykluszeit
- Zugriffszeit
- CAS-Latency
Dabei werden die Zugriffszeit und Zykluszeit oft in einen Topf geworfen
und falsch interpretiert.
In den Anzeigen von Versendern sowie in Schaufenster-Aushängen finden
sich immer wieder verwirrende Angaben.
19
SystemBuilderChallenge 2001
Performance
Die Performance eines SDRAMs hängt von den Parametern
Zykluszeit, Zugriffszeit und CAS-Latency ab.
20
SystemBuilderChallenge 2001
Zykluszeit
Zykluszeit ist 10 ns bei 100 MHz
Die steigende Flanke des Systemtakts wiederholt sich also alle 10 ns.
PC100-SDRAMs müssen innerhalb dieser Zeit im BURST-Zugriff (Byte/Wort
lesen/schreiben) ihre Daten liefern können.
Intel hat in seinen Spezifikationen eine Zykluszeit von 8 ns für 100-MHz
SDRAMs vorgegeben. Der theoretische Grenzwert liegt damit bei einer
Taktfrequenz von 125 MHz und ist als Sicherheitspuffer gedacht.
SDRAMs mit einer Zykluszeit von 10 ns sind daher nicht PC100-konform und
nur für den 66-MHz-Betrieb spezifiziert.
Bei PC133-SDRAM müssen alle 7,5 ns ihre Daten im Burst-Zugriff liefern
können.
21
SystemBuilderChallenge 2001
Zugriffszeit
Zugriffszeit = Clock Access Time
Zeit nach der steigenden Taktflanke bis zum gültig werden der Daten.
Sie muss kleiner sein als die Zykluszeit des Taktsignals, sonst
werden die Daten erst gültig, wenn schon der nächste Takt beginnt.
Ein kontinuierlicher Datenstrom mit jedem Takt wäre nicht möglich.
Die PC100-Spezifikation sieht eine Zugriffszeit von 6 ns vor.
(Intel räumt allerdings auch eine Ausnahme ein: Sind nur zwei DIMM-Bänke belegt, können
Module mit einer Zugriffszeit von 7 ns eingesetzt werden.)
Die Zugriffszeit ist auch in der PC100-Beschriftung angegeben
(PC100-322-620).
Bei PC133-Modulen ist die Zugriffszeit auf 5,4 ns festgelegt.
22
SystemBuilderChallenge 2001
CAS Latency
CAS Latency (CL)
Zeitspanne in Anzahl Taktzyklen zwischen dem Anlegen der Spaltenadresse und den
ersten gültigen Daten am Ausgang.
100 MHz SDRAM: CL2 oder CL 3.
CL3 Speicher:
Arbeitet mit einer Latency von 3 bei 100 MHz
Arbeitet mit einer Latency von 2 bei 66 MHz
CL2 Speicher:
Arbeitet mit einer Latency von 2 bei 100 MHz
Korrekte CL3 Beschriftung: PC100-322-620.
133 MHz SDRAM: CL2 oder CL 3.
CL3 Speicher:
Arbeitet mit einer Latency von 3 bei 133 MHz
Arbeitet mit einer Latency von 2 bei 100 MHz
CL2 Speicher:
Arbeitet mit einer Latency von 2 bei 133 MHz
Korrekte CL3 Beschriftung: PC133-333-0115.
Korrekte CL2 Beschriftung: PC133-222-0115
Tests haben ergeben, dass z.B. Mosel Vitelic Module mit CL2 stabil laufen.
23
SystemBuilderChallenge 2001
Was ist DDR?
Double Data Rate SDRAM:
- basiert auf normalen SDRAM und nutzt intern vier unabhängige Bänke.
- Datentransfer erfolgt bei beiden Flanken des Taktsignals
=> Dadurch sind Laufzeitverzögerungen sehr kritisch.
24
SystemBuilderChallenge 2001
Synchronisierung bei DDR
Synchronisierung des Datentransfers
- durch den normalen Systemtakt
- bidirektionales Strobe-Signal DQS
Das parallel zu den Daten laufende Signal dient dem Chipsatz
und dem Speicher als Referenz für die Gültigkeit der Daten auf dem
Bus.
Durch das Strobe-Signal ist ein leichtes Abdriften des Bustaktes
zwischen Chipsatz und Speicher unproblematisch.
25
SystemBuilderChallenge 2001
bidirektionales Strobe-Signal DQS
- Exaktes Timing
- Anschlüsse für DQS und Daten müssen die gleichen physikalischen
Bedingungen wie Leiterbahnlänge und –kapazität, in sehr kleinen
Toleranzen, haben.
- Änderungen der Übertragungsparameter durch Temperatur- oder
Spannungsschwankungen wirken sich somit auf DQS und die Daten
gleichermassen aus.
26
SystemBuilderChallenge 2001
Double Impact
Durch die Nutzung beider Taktflanken verdoppelt sich der
Datendurchsatz
-
Beim Lesebefehl generiert und steuert das DDR-SDRAM
das bidirektionale Strobe-Signal und zeigt dem Chipsatz mit
der steigenden und fallenden Flanke die gültigen Daten an.
-
Beim Schreibvorgang generiert und steuert der Chipsatz
das Strobe-Signal und zeigt damit dem Speicher die Gültigkeit
der einzulesenden Daten mit beiden Flanken an.
27
SystemBuilderChallenge 2001
DDR
Double Impact: Durch die Nutzung beider Taktflanken verdoppelt sich der
Datendurchsatz bei DDR-SDRAM.
28
SystemBuilderChallenge 2001
DDR Spannungsversorgung / -verbrauch
- 2,5V Versorgungsspannung für DDR-Speicher.
PC266 Speicher benötigen einen zusätzlichen Spannungsregler
=> geringerer Leistungsverbrauch
- 20 Prozent kleinere Kapazität der Speicherkondensatoren in den
DRAM-Zellen benötigt.
=> geringerer Leistungsverbrauch
Durch beide Massnahmen reduziert sich der Leistungsbedarf von
PC266-Speicher im Idealfall auf die Hälfte von PC133-SDRAMs.
Gerade für Notebooks ist DDR-SDRAM somit eine höchst interessante
Speichertechnik, um die Akkulaufzeit zu erhöhen.
29
SystemBuilderChallenge 2001
DDR
Energiesparer: Die niedrigere Betriebsspannung macht PC266-Speicher
sehr genügsam.
30
SystemBuilderChallenge 2001
Geschichte des Rambus?
Entwickelt wurde das Konzept für ein serielles Speicherinterface von der
1990 gegründeten Firma Rambus mit Sitz in Kalifornien.
Erste funktionierende RDRAMs konnte Toshiba 1992 präsentieren.
1995 wird Rambus in Workstations von SGI verwendet,
Ebenfalls eingesetzt in Nintendo-64-Videospielkonsolen
und Grafikkarten von Cirrus Logic mit dem Grafikchip GD546X.
Um die Technologie in die PC-Architektur zu adaptieren, schloss Intel im
Dezember 1996 mit Rambus ein Abkommen.
Im Zuge einer vereinfachten Namensgebung wird heute nur noch die
Bezeichnung RDRAM oder RIMM verwendet.
31
SystemBuilderChallenge 2001
Was ist Rambus?
Die gemeinsam entwickelten Direct RDRAMs (DRDRAM) nutzen wie
DDR-SDRAM beide Taktflanken für die Datenübertragung.
Die Rambus-Lösung besteht aus drei Komponenten
- Rambus-Controller (memory interface)
- Rambus-Channel (Drei byte breit)
- RDRAM.
Ein System kann aus mehreren unabhängigen Channels bestehen.
Intels 840-Chipsatz für den Workstation- und Servereinsatz kann zwei
Rambus-Channels ansteuern.
32
SystemBuilderChallenge 2001
Rambus - Channel Interface
Das Channel Interface von Rambus
Datenbusbreite: 16- oder 18-Bit- (bei Error Correction Code)
Adressbusbreite: 8 Bit
getrennte Leitungen für die Zeilenund Spaltenansteuerung.
Gleichzeitige, unabhängige Zugriffe auf Zeilen und Spalten sind möglich,
während noch Daten des vorhergehenden Befehls übertragen werden.
Jedes einzelne RDRAM-IC besitzt die volle Datenbreite des Channels.
33
SystemBuilderChallenge 2001
Rambus - Channel Interface
Gegenüber 64-Bit-Speicherbussen muss aber die Taktung des Channels
entsprechend hoch sein, um konkurrenzfähige Bandbreiten zu erreichen.
Die derzeit maximale Taktfrequenz ist 400 MHz
Die Übertragungsrate wird durch wie bei DDR-RAM durch Ausnutzung
beider Taktflanken mit effektiv 800 MHz umgesetzt.
Ein Maximum von 1,6 GByte/s ist bei jedem einzelnen Chip und somit pro
Channel erreichbar.
Bei zwei Channels wie beim Intel 840 verdoppelt sich die maximale
Bandbreite entsprechend auf 3,2 GByte/s.
34
SystemBuilderChallenge 2001
Rambus
Die Rambus-Architektur kann mehrere unabhängige
Rambus-Channels verwalten.
35
SystemBuilderChallenge 2001
Rambus Datentransfer
Der interne Datentransfer eines RDRAMs zur Speichermatrix unterscheidet
sich von der Datenbreite und Taktung des Channels erheblich:
Intern wird ein 128-Bit-breiter Datenpfad (144 Bit mit ECC) mit einer
Taktfrequenz von 100 MHz genutzt.
Somit lassen sich alle 10 ns 128 Bit von und zur Speichermatrix
transferieren - dies entspricht der Channel-Transferrate von 1,6 GByte/s.
Eine interne RDRAM-Logik teilt die Daten in 16-Bit-Pakete auf, bevor sie
über die I/O-Pins mit der Channel-Taktfrequenz von 800 MHz auf den Bus
übertragen werden.
36
SystemBuilderChallenge 2001
Rambus Datentransfer
Durch die volle Datenbreite der ICs verteilen sich die Daten bei Zugriffen nicht über
alle Bausteine, sondern sind zusammenhängend in einem Chip gespeichert.
Jeder Channel kann bis zu 32 RDRAM-Chips verwalten.
Überlappende Transfers zwischen den Chips und dem Rambus-Controller heben die
Effizienz für einen kontinuierlichen Datenstrom.
Hinzu kommt die hohe Bankanzahl der einzelnen RDRAMs.
Bis zu 16 Bänke pro IC können parallel Befehle abarbeiten und sorgen für hohe
Effizienz bei starkem Datenverkehr auf dem Bus.
Nachteil: Die Chips erhitzen sich bei Burst-Zugriffen stark, was zusätzliche
Kühlmassnahmen erfordert. Rambus-Module sind deshalb mit einem zusätzlichen
Kühlblech versehen, das für eine ausreichende Wärmeabfuhr sorgt.
37
SystemBuilderChallenge 2001
Rambus Datentransfer
Ein Rambus-Channel besteht aus Controller, RDRAMs und
der Terminierung am Ende.
38
SystemBuilderChallenge 2001
Rambus Datentransfer
Topologie eines Rambus-Channels mit abgeschlossenem Bus.
39
SystemBuilderChallenge 2001
Datentransferrate
Speichertyp
Berechnung
Max. ohne
Latency
Max. mit
Latency
PC800 RDRAM
800 MHz x 2Byte
1600 MB/s 1080 MB/s
(1 Kanal)
PC800 RDRAM
800 MHz x 2Byte
6400 MB/s 4320 MB/s
(4 Kanäle)
DDR SDRAM
PC2100
266 MHz x 8byte
2128 MB/s 1350 MB/S
PC133 SDRAM
133 MHz x 8
Bytes
1064 MB/s
800 MB/s
PC100 SDRAM
100 MHz x 8
Bytes
800 MB/s
500 MB/s
40
SystemBuilderChallenge 2001
Latency der Speicherarten
41
SystemBuilderChallenge 2001
Latency der Speicherarten
RDRAM
PC800
DDR
RAM-cl2,5
SDRAM
PC133-cl2
SDRAM
PC133-cl3
SDRAM
PC100
Component
Latency
38,75
37,50
30,00
45,00
40,00
Adress
Delay
10,00
2 x 7,50
2 x 7,50
2 x 7,50
2 x 10,00
Data
Delay
18,75
3 x 7,50
3 x 7,50
3 x 7,50
3 x 10,00
Latency
67,50
75,00
67,50
82,50
90,00
42
SystemBuilderChallenge 2001
Speicherarten im Vergleich
Component Latency
Zeitspanne in Anzahl Taktzyklen zwischen dem Anlegen der Spaltenadresse
und dem ersten gültigen Datenbit am Ausgang
RDRAM:
Zykluszeit von 1.25 ns. Gesamtzeit zum Anlegen der Adresse und
warten auf die Takt-Synchronisierung = 38.75 ns
SDRAM:
Zeit zum Anlegen der Adresse plus CAS Latency
3 x 7.5 (Adresse)+ 3 x 7.5 (CL3) = 45 ns
43
SystemBuilderChallenge 2001
Speicherarten im Vergleich
Zusätzliche Latency
SDRAM
Sogenannte Bubbles: Nach dem Schreiben oder Lesen dauert es
eine gewisse Zeit (Takte) bis die Speicherinformation wieder
stabilisiert ist und zuverlässig manipuliert werden kann
Dies ist kein Problem von RDRAM.
44
SystemBuilderChallenge 2001
RDRAM Energieverbrauch
Stromaufnahme (Micron Studie)
RDRAM PC800 @ 1.6 GB/s
4.6 W
(beste Bandbreite per Watt)
1. Qrtl.
DDR PC2100 @ 2.1 GB/s
9.1 W
SDRAM PC133 @ 1.1 GB/s
11.6 W
0
5
PC133
10
PC2100
15
PC800
45
SystemBuilderChallenge 2001
RDRAM Energieverbrauch
RDRAM kennt vier Einstellungen für Strom
Active, Standby, NAP, Powerdown
RDRAM benötigt nur einen Baustein zum Schreiben oder
Lesen. Alle anderen Bausteine haben einen niedrigeren
Stromverbrauch
RDRAM schreibt ein ganzes Wort in einem Chip. Dadurch
entsteht mehr lokale Hitze.
Jeder RDRAM hat einen eigenen Temperatursensor.
Der Metallkörper auf dem RDRAM dient vornehmlich um die
Hitze einzelner Baugruppen besser zu verteilen, zum
mechanischen Schutz und zur Abschirmung.
46
SystemBuilderChallenge 2001
Speicherarten im Vergleich
Benchmarks
(Lies, Damned Lies, and Benchmarks)
Für Applikationen großem Speicherbedarf und
Speichertransaktionen, z.B. CAD, Audio/Video-Editing, etc. gelten in
etwa folgende Performancevorteile
Von PC133 nach DDR266: < 5%
Von PC133 nach RDRAM: etwa 40% bei bestimmten Funktionen,
z.B. Rendering
47
SystemBuilderChallenge 2001
Speicherarten im Vergleich
Probleme DDR-SDRAM
Im Prinzip ein übertakteter Standard-DIMM
Im Gegensatz zu RDRAM keine zusätzlichen elektrischen
Verbesserungen für höhere Signalstablilität
Grosse Toleranzen zwischen den einzelnen Herstellern
Evtl. Heruntertakten auf CL3 oder CL4 durch Chipset zur Erlangung
von „Betriebsstabilität“
Nicht notwendigerweise weit genug heruntergetakt für stabilen
Langzeitbetrieb
48
SystemBuilderChallenge 2001
Siemens Memory Products
Weitere WEB-Adressen zum Thema RAM
www.rambus.com
www.rimm.com
www.intel.com
www.chipanalyst.com/q/tech_lib/dram/dram_toc2.html
www.infineon.com/products/ics/31/31.htm
www.hardwarecentral.com/hardwarecentral/reviews/2445/1/
www.hardwarecentral.com/hardwarecentral/reports/1686/1/
www.hardwarecentral.com/hardwarecentral/reviews/1787/1/
www.hardwareanalysis.com
49