support de travaux pratiques systeme logique1

1
Ministère de l’enseignement supérieur
Direction générale des études
Institut Supérieur des Etudes
Technologiques de Sidi Bouzid
technologiques
Département génie électrique
Laboratoire de systèmes logiques
TP N°1
Initiation aux circuits logiques combinatoires
Objectif :
- Réaliser des fonctions logiques combinatoires élémentaires.
Pré-requis :
-les fonctions logiques de base
-Simplification des fonctions logiques
2
1. Partie théorique :
Rappel sur les fonctions logiques
• Fonction inverse NON (NOT) :
L’opération logique complément change le niveau logique 1 au niveau logique 0 et
inversement.
Table de vérité :
X
F
0
1
1
0
Equation : F(X)= X
Symbole:
• Fonction logique ET (AND) :
Cette opération s’identifie par un produit logique de deux variables booléennes
X et Y.
Table de vérité :
X
Y
F
0
0
0
0
1
0
1
0
0
1
1
1
Equation : F(X,Y)= X.Y
Symbole:
3
• Fonction logique OU (OR) :
Cette opération s’identifie par une somme logique de deux variables booléennes X et Y.
Table de vérité :
X Y
F
0
0
0
0
1
1
1
0
1
1
1
1
Equation : F(X,Y)= X+Y
Symbole :
• Fonction logique NON-ET (NAND) :
NAND = NOT (AND)
Table de vérité :
X
Y
F
0
0
1
0
1
1
1
0
1
1
1
0
Equation : F(X,Y)=
Symbole :
X.Y
4
• Fonction logique NON-OU (NOR) :
NOR = NOT (OR)
Table de vérité :
X
Y
F
0
0
1
0
1
0
1
0
0
1
1
0
Equation : F(X, Y)= X + Y
Symbole :
• Fonction logique OU Exclusif (XOR) :
Le résultat de la fonction est à 1 si une seule entrée est à 1.
Table de vérité :
X
Y
F
0
0
0
0
1
1
1
0
1
1
1
0
Equation : F(X, Y)=X⊕Y= XY + X Y
Symbole :
5
• Fonction logique Coïncidence :
Le résultat de la fonction est à 1 si les deux entrées sont identiques.
Table de vérité :
X
Y
F
0
0
1
0
1
0
1
0
0
1
1
1
Equation : F(X, Y)= X○Y = X .Y + X .Y
Symbole :
6
Manipulation 1 :
Initiation aux circuits logique combinatoires
Noms et Prénom :………………………………….
Date :……………………… Note :
Classe :…………………..
Groupe :…………………
……. /20
II- Manipulation :
A- Construction des portes logiques à partir de NOR
- Alimenter le module ………………….. à partir du module ……………………
(0v, +5v).
Soit le bloc ‘a’ de module ………………. Suivant :
1. Connecter les entrées ….et …….. aux switchers …….. et ……..et la sortie …..
à l’indicateur L1.
- Remplir la table de vérité de ce circuit :
A
B
F1
- Qu’elle est le comportement de ce circuit ?
…………………………………………………………………………………………………
- Dans quel cas le circuit se comporte-t-il comme une porte NON?
…………………………………………………………………………………………………
7
2. Proposer donc une méthode pour réaliser la fonction NON en utilisant
uniquement le bloc U1.
…………………………………………………………………………………………………
- Câbler la solution et remplir la table de vérité suivante :
A
F1
3. Relier A à SW0 et B à (0v) et remplir la table de vérité de ce circuit :
A
B
F1
0
0
- Quelle est le comportement de ce circuit ?
…………………………………………………………………………………………………
4. Proposer une solution utilisant des portes logiques U1 de bloc ‘a’ pour réaliser la
fonction OU à deux entrées :
…………………………………………………………………………………………………
…………………………………………………………………………………………………
- compléter les connections sur le schéma suivant :
8
- Remplir la table de fonctionnement :
A
B
F1
5. Proposer une solution utilisant des portes logiques U1 de bloc ‘a’ pour réaliser la
fonction ET à deux entrées :
…………………………………………………………………………………………………
…………………………………………………………………………………………………
- compléter les connections sur le schéma suivant :
- Remplir la table de fonctionnement :
A
B
F1
9
B. Construction des portes logiques à partir de NAND :
Soit le bloc ‘b’ de module KL 33002 suivant :
1.
Connecter les entrées B et C aux switchers SW0 et SW1 et la sortie F1 à
l’indicateur L1.
- Remplir la table de vérité de ce circuit :
B
C
F1
- Qu’elle est le comportement de ce circuit ?
…………………………………………………………………………………………………
- Dans quel cas le circuit se comporte-t-il comme une porte NON?
…………………………………………………………………………………………………
2. Proposer donc une méthode pour réaliser la fonction NON en utilisant uniquement le
bloc U2.
…………………………………………………………………………………………………
- Câbler la solution et remplir la table de vérité suivante :
A
F1
10
3.
Relier B à SW0 et C à (+VCC) et remplir la table de vérité de ce circuit :
B
C
F1
1
1
- Quelle est le comportement de ce circuit ?
…………………………………………………………………………………………………
4. Proposer une solution utilisant des portes logiques U2 de bloc ‘b’ pour réaliser la
fonction OU à deux entrées :
…………………………………………………………………………………………………
…………………………………………………………………………………………………
- Compléter les connections sur le schéma suivant :
- Remplir la table de fonctionnement :
B
5.
C
F4
Proposer une solution utilisant des portes logiques U2 de bloc ‘b’ pour réaliser la
fonction ET à deux entrées :
…………………………………………………………………………………………………
…………………………………………………………………………………………………
11
- Compléter les connections sur le schéma suivant :
- Remplir la table de fonctionnement :
-
B
C
F4
6. Câbler la fonction suivante F= [(B C) B] [(B C) C]
- Remplir la table de fonctionnement de ce circuit :
B
C
F4
- quel est le comportement de ce circuit ?
…………………………………………………………………………………………………
12
- Prouver le fonctionnement de circuit en simplifiant la fonction F :
…………………………………………………………………………………………………
…………………………………………………………………………………………………
7.
On désire construire par deux méthodes une porte XOR à partir de portes
figurant sur le bloc c. Réaliser le montage suivant :
- Relever le comportement des sorties F1, F2 et F3:
A
B
F3
F4
F5
- comparer les sorties F3, F4 et F5 :
…………………………………………………………………………………………………
- Quelle est alors la fonction réalisée par F4 :
…………………………………………………………………………………………………
13
Ministère de l’enseignement supérieur
Direction générale des études
Institut supérieur des études
technologiques de Sidi Bouzid
Technologiques
Département Technologie de l’informatique
Laboratoire de systèmes logiques
TP N°2
Système logique combinatoire
Objectif :
Réalisation de ½ additionneur et ½ soustracteur ;
Réalisation d’un additionneur-soustracteur binaire 4 bits ;
Réaliser un additionneur BCD.
Pré-requis :
Les fonctions logiques ;
Simplification des fonctions logiques ;
Les opérations arithmétiques.
Matériel nécessaire
Simulateur DLLT-1300 ;
Module DLLT-EM02.
14
I- Additionneur :
L’une des fonctions importantes de l’UAL est l’addition,
on se propose de
déterminer le circuit réalisant cette fonction arithmétique.
1- Réalisation d’un demi-additionneur :
Un demi-additionneur fourni la somme S et la retenue R de deux bits A et B
sans tenir compte de la retenue de l’étage précédent.
S
A
½ Additionneur
1- Donner la table de vérité de ce système.
2- Donner les équations de S et R.
3- Réaliser le câblage sur le bloc a du module DLLT-EM02.
2- Réalisation d’un additionneur complet à un bit :
Un additionneur complet de deux bits Ai et Bi calcule la somme Si et le retenue Ri en
tenant compte de la retenue de l’étage précédent Ri-1 comme entrée supplémentaire.
Ai
Bi
Si
Additionneur
1- Compléter les tableaux de KARNAUGH pour obtenir Si et Ri,
2- Déterminer les équations de sortie de Si et de Ri, (Faire apparaître des formes de façon à
utiliser deux demi – additionneurs)
3- Réaliser l’additionneur complet sur le bloc a du module DLLT-EM02.
3- Vérification d’un additionneur complet à 4 bits :
La somme
cascade.
de deux nombres quelconques étant basée sur les circuits précédents mis en
15
Pour faire l’addition de deux nombres binaires de 4 bits on va utiliser le bloc b du
module DLLT-EM02. Connecter :
•
Y4 = Y5 = 0
•
X0...X3 au DIP1.0...DIP1.3
•
Y0..Y3 au DIP2.0...DIP2.3
•
F1 (retenue), F8, F9, F10 et F11 a L1...L5.
S1F8
X0
X1
Additionneur
S2F9
X2
4 bits
S3F10
S4F11
X3
Y4
Vérifier le bon fonctionnement du système à travers les exemples suivants :
X3X2X1X0 = 0001 et Y3Y2Y1Y0=0101.
X3X2X1X0 = 0111 et Y3Y2Y1Y0=1101.
X3X2X1X0 = 1011 et Y3Y2Y1Y0=0101.
X3X2X1X0 = 1110 et Y3Y2Y1Y0=0011.
II- Soustracteur :
1- Réalisation d’un demi-soustracteur :
Un demi-soustracteur fourni la différence D et le retenue R de deux bits A et
B sans tenir compte de la retenue de l’étage précédent.
A
1/2
Soustracteur
D
16
1- Donner la table de vérité de ce système.
2- Donner les équations de D et R.
3- Réaliser le câblage sur le bloc a du module DLLT-EM02.
2- Réalisation d’un soustracteur complet à un bit :
Un soustracteur complet de deux bits Ai et Bi calcule la somme Di et le retenue Ri en
tenant compte de la retenue de l’étage précédent Ri-1 comme entrée supplémentaire.
Ai
Di
Bi
Soustracteur
1-Compléter les tableaux de KARNAUGH pour obtenir Di et Ri,
2-Déterminer les équations de sortie de Di et de Ri, (Faire apparaître des formes de façon à
utiliser deux demi – additionneurs)
3- Réaliser l’additionneur complet sur le bloc ‘a’ du module DLLT-EM02.
3- Vérification d’un soustracteur complet à 4 bits :
L’addition et la soustraction des nombres signés se résument à une simple
addition si on exprime les nombres négatifs selon la notation en complément à 2.
A – B = A + (- B) et comme : - B =
A–B=A+
−
B + 1 alors :
B +1
le complément à 2 d’un nombre s’obtient en complémentant chaque bit et en
ajoutant 1 à son bit de poids le plus faible,
−
On peut voir une illustration de ceci pour soustraire deux nombres A – B de 4 bits
chacun :
Nombre A
A3A2A1A0
17
Additionneur
bits
Nombre B
B B B B
3
2
1
4
+1
S3 S2 S1 S0
0
complémenté
Considérées comme les
sorties de la différence
Pour faire la soustraction de deux nombres binaires de 4 bits on va utiliser le bloc b
du module DLLT-EM02. Connecter :
•
Y5 à SW0,
•
X0...X3 au DIP1.0...DIP1.3
•
Y0...Y3 au DIP2.0...DIP2.3
•
F1 (reste), F8, F9, F10 et F11 a L1..L5.
Vérifier le bon fonctionnement du système à travers les exemples suivants :
X3X2X1X0 = 0110 et Y3Y2Y1Y0=0011.
X3X2X1X0 = 1101 et Y3Y2Y1Y0=0101.
X3X2X1X0 = 1000 et Y3Y2Y1Y0=0011.
X3X2X1X0 = 1000 et Y3Y2Y1Y0=1001.
III-
Additionneur BCD :
On désire réaliser un additionneur de deux nombres BCD. On introduit les deux
nombres grâce à deux roues codeuses; après l’addition on introduit le résultat dans un
transcodeur BCD-7 segments pour l’afficher.
A
(BCD)
B
(BCD)
Additionneur 4 bits
Détection des valeurs
interdites
Constante
Additionneur 4 bits
Afficheur en BCD
1 – Connecter :
les entrées X0..X3 et Y0..Y3 du bloc b du
module DLLT-EM02 aux roues codeuses du
simulateur.
(U5
et
U9
sont
deux
additionneurs 7483),
F4..F7 de U9 à une unité d’affichage à 7
segments (Unités), et aux diodes leds L0 …
L3 .
F2 à une deuxième unité d’affichage
( Dizaines) et à au led L4 ;
F3 à L10.
Y4 à la masse.
2 – Vérifier le fonctionnement du montage en additionnant les nombres suivant,
X3X2X1X0 = 0001 et Y3Y2Y1Y0=0011.
X3X2X1X0 = 0011 et Y3Y2Y1Y0=0100.
X3X2X1X0 = 1001 et Y3Y2Y1Y0=0111.
X3X2X1X0 = 1001 et Y3Y2Y1Y0=0011.
X3X2X1X0 = 1000 et Y3Y2Y1Y0=1000.
X3X2X1X0 = 1001 et Y3Y2Y1Y0=1001.
18
19
Manipulation 2 :
Opérateurs arithmétiques
Noms et
Prénom :……………………………………………..
Date :……………………… Note :
Classe :…………………..
Groupe :…………………
………./20
Manipulation :
I- Etude de l’additionneur :
1-Réalisation d’un demi additionneur
A
a- Compléter la table de vérité suivante :
b- Les équations de sortie :
S=...................................
R=...................................
c- Compléter les connections sur le bloc a du module DLLT-EM02) :
B
S
R
20
2-Réalisation d’un additionneur complet :
a- Compléter la table de vérité suivante :
Ai
Bi
Ri-1
Si
Ri
b- Les équations de sortie :
Si=...................................
Ri=...................................
c- Compléter les connections sur le bloc a du module DLLT-EM02) :
21
3-Vérification d’un additionneur complet 4 bits :
X3 X2 X1 X0
Y3 Y2 Y1 Y0
0001
0101
0111
1101
1011
0101
1110
0011
F1 F11 F10 F9 F8
II- Soustracteur :
A
B
D
R
1-Réalisation d’un demi soustracteur :
a- Compléter la table de vérité suivante :
b- Les équations de sortie :
D=...................................
R=...................................
c- Compléter les connections sur le bloc a du module DLLT-EM02)
22
2-Réalisation d’un Soustracteur complet :
a- Compléter la table de vérité suivante :
Ai
Bi
Ri-1
Si
Ri
b- Les équations de sortie :
Si=...................................
Ri=...................................
c- Compléter les connections sur le bloc a du module DLLT-EM02)
23
3-Vérification d’un soustracteur complet 4 bits :
X3 X2 X1 X0
Y3 Y2 Y1 Y0
0001
0011
0011
0100
1001
0111
1001
1001
1000
1000
III- Additionneur BCD :
-Réaliser les connections déjà indiquées dans la page 4/8 :
F 4F 5 F 6 F 7
24
X3 X2 X1 X0
Y3 Y2 Y1 Y0
0110
0011
1101
0101
1000
0011
1000
1001
F1 F11 F10 F9 F8
-Déterminer l’équation logique de F2 ?
....................................................................................................................................................
-Dans quelle cas la sortie F2=1 ?
....................................................................................................................................................
-Dans quelle cas la sortie F3=1 ?
....................................................................................................................................................
-Expliquer le fonctionnement de circuit puis remplir le tableau ci-dessus :
....................................................................................................................................................
....................................................................................................................................................
25
Ministère de l’enseignement supérieur
Direction générale des études
Institut supérieur des études
technologiques de Sidi Bouzid
Technologiques
Département Génie électrique
Laboratoire de systèmes logiques
TP N°3
Systèmes logiques combinatoires
Codage-décodage d’information
Objectif :
Utiliser des opérateurs de décodage d’informations :
les décodeurs et les transcodeurs;
les encodeurs.
Pré-requis :
Les fonctions logiques de base;
Simplification des fonctions logiques ;
Logigrammes.
Matériel nécessaire
Simulateur DLLT-1300 ;
Modules : DLLT-EM04, DLLT-EM05 et DLLT-EM06.
26
I- Décodeurs et transcodeurs :
Un décodeur est un circuit combinatoire à n entrées sur les quelles est affecté un mot
binaire de n bits. Suivant le type de décodeur les sorties traduisent deux fonctions :
•
Sélecteur de sortie : une seule sortie parmi les N disponibles est active à la fois en
fonction de la valeur binaire affichée sur les entrées d’adresses N = 2n.
•
Convertisseur de code : à un code d’entrée de n bits correspond un code de sortie
de x bits (transcodeur).
A
B
Décodeur 1 parmi
4
1) Décodeur 1 parmi 4 :
F1
F2
F3
F4
a- Remplir la table de vérité
b- Déterminer les équations des sorties
c- Vérifier le fonctionnement en utilisant le bloc c de module DLLT-EM05.
d- Donner le logigramme en fonction des portes NON OU à deux entrées.
2) Décodeur BCD-Décimal (7442) : (bloc c du module DLLT-EM04)
Construire la table de vérité du circuit 7442 (Décodeur BCD-Décimal avec sorties à
collecteurs ouverts).
3) Transcodeur BCD/ 7 segments : (bloc b du module DLLT-EM05)
Ce type de circuit est utilisé pour commander des afficheurs à 7 segments. Le code
d’entrée est donné en BCD et la sortie décodée correspond aux segments à éclairer.
DEC
ABCD
RBI
Transcodeur pour
affichage 7 segments
27
AFF
a
a, b …..g
f
b
RBO
2.1. Remplir la table de fonctionnement du circuit 7448,
selon le modèle donné dans
le document réponse :
2.2. Quel est le rôle de l'entrée LT ;
2.3. Quel est le rôle de l'entrée RBI et de la sortie RBO.
II- Encodeurs :
1-Encodeur à 4 entrées :
Soit le bloc a de module DLLT-EM06, insérer les connections comme indique le
schéma suivante.
Relier :
- Vcc à +5V
-les entrées A, B, C et D aux
interrupteurs SW0, SW1, SW2 et SW3
et les sorties F8 et F9
aux indicateurs L0 et L1.
*Remplir la table de vérité pour
toutes les combinaisons possibles
de DCBA.
28
2- Encodeur intégré 74147 (10 vers 4):bloc a (DLLT-EM06)
a- Relier les entrées A1 à A9 à
des micro- interrupteurs
b- Visualiser les états de
sorties F1 ... F4 pour le cas
où une entrée parmi les 10 est
active;
c- Visualiser les états de
sortie dans le cas où plus
q'une entrée est active.
d- Conclure.
29
Manipulation 3 :
Codage et décodage
Noms et
Prénom :………………………………………………
Date :……………………… Note :
Classe :……………………
Groupe :………………….
………/20
Manipulation :
I- Décodeur 1 parmi 4 :
a- Table de vérité
b- Les équations des sorties :
....................................................................................................................................................
....................................................................................................................................................
c- Logigramme en utilisant NON OU :
....................................................................................................................................................
....................................................................................................................................................
....................................................................................................................................................
....................................................................................................................................................
....................................................................................................................................................
....................................................................................................................................................
....................................................................................................................................................
....................................................................................................................................................
....................................................................................................................................................
30
2-Décodeur BCD – décimal (7442) : (bloc c de module DLLT-EM04)
a)Table de vérité :
D
0
1
2
3
4
5
6
7
8
9
C
B
A
0
1
2
3
4
5
6
7
8
9
31
b- Conclusion :
....................................................................................................................................
3-Transcodeur BCD/7 segments :
a- Table de fonctionnement de circuit 7448 :
D
C
B
A
LT
RBI
x
x
x
x
0
0
x
x
x
x
0
1
0
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
0
1
0
0
0
1
0
1
0
1
1
0
0
1
1
1
1
0
0
0
1
0
0
1
g
f
e
d
c
b
a
b- Déterminer le rôle de LT et de RB0 :
....................................................................................................................................................
....................................................................................................................................................
....................................................................................................................................................
....................................................................................................................................................
....................................................................................................................................................
....................................................................................................................................................
32
II- Encodeur :
1-Encodeur à 4 entrées : Soit le bloc a du module DLLT-EM06, réaliser les
connections comme indiqué dans la page 2/5 et remplir la table de vérité :
D
C
B
A
F8
F9
33
2-Encodeur intégré 74147 :(bloc a de module DLLT-EM06)
Table de vérité
A9
A8
A7
A6
A5
A4
A3
A2
A1
0
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
0
0
1
1
1
1
1
0
0
0
0
1
1
0
1
0
0
1
1
1
1
0
0
0
0
1
1
1
1
F4
F3
F2
F1
34
Ministère de l’enseignement supérieur
Direction générale des études
Institut supérieur des études
technologiques de Sidi Bouzid
Technologiques
Département Technologie de l’informatique
Laboratoire de systèmes logiques
TP N°4
Circuits de transfert d’informations
Multiplexage - Démultiplexage d’informations
Objectif :
Réaliser le multiplexage et le démultiplexage d’information en utilisant :
Des fonctions logiques ;
Des circuits intégrés de transfert.
Pré-requis :
Les fonctions logiques ;
Simplification des fonctions logiques ;
Logigramme.
Matériel nécessaire
Simulateur DLLT-1300 ;
Modules : DLLT-EM0…,
35
I- Multiplexeur:
1- Proposer une réalisation d'un multiplexeur élémentaire (2 entrées vers 1 sortie)
en utilisant le bloc e du Kit DLLT-EM06.
2- Soit le bloc f du module DLLT-EM06 Relier :
-Les entrées D0...D7 aux micros interrupteurs
Dip1.0.. Dip1.7.
-Les entrées de sélection A, B, C aux SW0,
SW1, SW2,
-L’entrée STROBE au SW3
-Les sorties Y et W aux L0 et L1.
a- Relever la table de vérité du circuit
74151 (Multiplexeur 8 entrées vers 1 sortie);
b- Quels sont les fonctionnalités de STROBE et Y ?
3- Utiliser le circuit 74151 pour générer la fonction donnée par son expression
numérique
F (D, C, B, A) =∑ (0, 3, 4, 5, 6, 8, 10, 11, 14).
36
II- Démultiplexeur:
1- Proposer la réalisation d’un démultiplexeur élémentaire (1 entrée vers 2
sorties) en utilisant le bloc e du Kit DLLT-EM06
2- Soit le bloc b de module DLLT-EM06 Relier :
-
L’entrée E au SW0,
-
Les entrées de sélection A, B, C aux SW1, SW2, SW3.
-
L’entrée INH au DIP1.0
-
Les sorties Y0...Y7 aux L0... L7.
a- Relever la table de vérité du circuit 4051 (démultiplexeur 1 entrée vers 8
sorties);
37
Manipulation 4 :
Transfert d’information
Noms et
Date :……………………… Note :
Prénom :………………………………………………
Classe :……………………
Groupe :…………………
………/20
Manipulation
I- Multiplexeur
1-Réalisation d’un multiplexeur 2 entrées vers 1 sortie.
a- Donner le schéma structurel d’un multiplexeur 2 vers 1.
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
b-La table de vérité :
A
B
C
F3
38
c- l’équation de sortie :
.......................................................................................................................................
d- compléter le schéma suivant :
2-Multiplexeur 74151 :(8 entrées vers 1 sortie)
Vérification de fonctionnement de multiplexeur 74151.
a- Table de vérité :
STROBE
C
B
A
1
x
x
x
0
0
0
0
0
0
0
0
0
0
0
Y
W
39
b- Quelle est le rôle de STROBE ?
.............................................................................................................................
.........................................................................................................................................
c- Utilisation de multiplexeur 74151 pour générer la fonction
F(D,C,B,A)= ∑ (0,3,4, 5,6,8,10,11,14).
5,6,8,10,1
*Table de vérité de F
D
C
B
A
**Réalisation de la fonction F
F
D0
D1
D2
D3
D4
D5
D6
D7
40
II- Démultiplexeur :
1-Réalisation d’un démultiplexeur 1 entrée vers 2 sorties :
a- Donner le schéma structurel d’un démultiplexeur 1 vers 2 :
……………………………………………………………………………………………………………
……………………………………………………………………………………………………………
……………………………………………………………………………………………………………
……………………………………………………………………………………………………………
……………………………………………………………………………………………………………
……………………………………………………………………………………………………………
……………………………………………………………………………………………………………
……………………………………………………………………………………………………………
……………………………………………………………………………………………………………
b-La table de vérité :
A
C
F1
F2
c-Etablir les équations de sortie :
....................................................................................................................................................
....................................................................................................................................................
……………………………………………………………………………………………………………
41
d- compléter le schéma suivant :
2-Démultiplexeur 1 entrée vers 8 sorties :
Relier :
-
L’entrée E au SW0,
-
Les entrées de sélection A, B, C aux SW1, SW2, SW3.
-
L’entrée INH au DIP1.0 et les sorties Y0...Y7 aux L0... L7.
*Remplir la table de vérité ci-dessous :
C
B
A
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
** Déterminer le rôle de INH
....................................................................................................................................................
....................................................................................................................................................