Kapitel 1

Transcription

Kapitel 1

AVT: HighTech-/HighSpeed-Baugruppen
WS 2005/06
Was versteht
man unter
HighTechBaugruppen?
AufbauAufbau- und Verbindungstechnik
Technologie und Design von
HighTechHighTech- / HighSpeedHighSpeedBaugruppen
Prof. Rainer Thüringer
FB Elektro
- und Informationstechnik
FACHHOCHSCHULE GIESSEN
- FRIEDBERG
Wo werden sie
eingesetzt ?
Abbildung GED
Telekommunikation
Computer
PDA
Speicherkarte MMC
Quelle : GED
Prof.Thüringer * FB Elektro- und Informationstechnik * FH Gießen-Friedberg
WS 2005/06
Multimedia und Consumer
Militär/Luftfahrt - Automobil - Industrie
Was treibt die Entwicklung an ?
Technologietreiber
Markt
Branche
Computer
Computer, Telekommunikation,
Militär/ Luftfahrt, Automobil
Technologie-Treiber
37% Schnelligkeit, Modularität, Wärmemanagement
Telekommunikat. 27% Komplexität, Gewicht /Volumen, Stromverbrauch
Consumer
11% Funktionalität, Modularität, Recycling
Industrie/Medizin 10% El.Sicherheit, Program.barkeit /Flexibilität, Service
Militär/Luftfahrt
9%
Zuverlässigk., Komplexität /Schnelligkeit, Gewicht
Automobil
6%
Robustheit, Zuverlässigkeit, Wärmemanagement
4 Haupt - Technologietreiber
•
•
•
•
Komplexität
Schnelligkeit
Gewicht / Volumen
Wärmemanagement / Stromverbrauch
Flächenkontaktierte Bauelemente:
Technologietreiber
+ Anforderungen
Technolog.Verfahren
+ Lösungen
Ball Grid Array (BGA) , CSP & FlipChip (FC)
Komplexität
BGA
5 hohe Anschlussdichte
Flächenkontakt. Bauelemente:
BGA, CSP , FC
5 geringe Strukturbreiten
Laser-Bohren/ -Belichten
5 hohe Verbindungsdichte
100 µm Loch
HDI: Microvia -Technik
Foto Multek
--100 µm--
( HDI = High Density Interconnect )
Kontaktierung des Chip (DIE) auf dem Träger
WS 2005/06
Technologietreiber „Komplexität“
Hohe Anschlussdichte: 1500 ... 2500 Kontakte
• IC (Die) auf Oberseite
(a) BGA / MCP in Wire-Bond-Montage
• BGA Anschlüsse auf
der Unterseite 1,0mm
Interposer
(Mikro-LP)
BGA-Kontaktierung auf der LP
BGA-Anschlusstechnik
BGA = Ball Grid Array
Interposer
BGA - Anschlussfeld
HDI-/Microvia-Technik
BGAFanout
WS 2005/06
BGA-Anschlüsse auf 4 Signallagen
Feinste Leiterzüge
< 90µm auf vielen
Innenlagen (Farben)
sind notwendig
für den Anschluss
auf der Leiterplatte
Muster Alcatel SEL AG
HDI- Microvia-Technologie
BGA-Gehäuse
6-lagige Leiterplatten (Multilayer)
mit Microvia-Bohrungen
durchkontaktiert
blind
Sackloch
Microvia
50- 150µ (VIP- Via im Pad)
100 µm Loch
vergraben
(buried)
Die Entwicklung der Kontaktlöcher
1970
1985
2000
2010
WS 2005/06
Hohe Verbindungsdichte erfordert
50 - 100 µm Leiterbahnen
⇒ Maximale Bestückungsdichten auf der LP
Aus der "Komplexität" resultierende
Anforderungen an die Baugruppe
Leiterbahnstrukturen in Laser-Technik
1995
Anschlusspads
250 ... 400
400 ... 700
Raster auf der LP
1,27 mm
1,0 mm
0,8 / 0,65 / 0,5mm
Bohrdurchmesser
300 µm
125 µm
100... 50 µm
Leiterbahnbreiten
130 µm
95 µm
75 / 60 / 45 µm
Fertigungstechnik
Konvent.DK
HDI / µVia
1)
Technologietreiber
+ Anforderungen
Komplexität
5 hohe Anschlussdichte
2)
BGA, MCP, CSP , FC
5 geringe Strukturbreiten
HDI: SBU/ µVia -Technik
5 hohe Taktfrequenzen
Impedanz-LP &
High-Speed-Design
5 schnelle Impulse, EMV
kurze LB, DCA + FlipChip
5 hohe Bandbreite, SI
optische Verbindungstechnik
hochpolige
µBGA, MCP, CSP 2)
900 / 1500 / 2500
CSP: 100 ... 500
CSP = Chip-Size-Package
Flächenkontakt. BE :
Laser-Bohren/ -Belichten
Schnelligkeit
MCP = Multi-Chip-Package
Technolog.Verfahren
+ Lösungen
5 hohe Verbindungsdichte
2010
1,0er
BGA, MCP
Bauelemente
75µm
2002
1,27er
BGA, MCP 1)
HDI / µVia
Technologietreiber: „Schnelligkeit“
Impuls-Anstiegszeit tr und Taktzeit T
WS 2005/06
Technologietreiber: „Schnelligkeit“
Konsequenzen:
• Impedanz- Leiterplatte
– Leitungen als Wellenleiter
tr
• High-Speed-Design
T
– Kurze Wege vom Chip zur LP
Neu: Signallaufzeit > Impuls-Anstiegszeit !!
Leiterbahnen werden zu Wellenleitern !!
– Kurze Leitungen & Wege auf der LP
– Kondensatoren + Widerstände am IC
Impedanz- Multilayer
Kurze Wege vom Chip zur Leiterplatte:
Signale auf Wellenleitungen
=> Flip-Chip-Montage mit µVia-Technik
Layer 1
Layer 2
Layer 3
Layer 4
(GND- flooded)
(Signals x )
(Signals y )
( VCC )
Kern (VCC + GND)
Layer 7 ( VCC )
Layer 8 (Signals y )
Layer 9 (Signals x )
Layer 10 (GND- flooded)
in HDI-Technologie 3 [ 4 ] 3
Kurze Leitungen & Wege auf der LP:
Nutzung der 3.Dimension - dichte Packung
Kurze Leitungen & Wege auf der LP:
>> Parallel-Stecktechnik statt Backplane
Kondensatoren + Widerstände am IC :
Leiterplatte mit integrierten Bauelementen
WS 2005/06
Kondensatoren + Widerstände am IC :
Integrierter Flächenkondensator
im IC- Gehäuse
SiMOV-Aufbau,
Werkbild Inboard
Inboard
GmbH
GmbH
Anforderungen aufgrund des
Technologietreibers "Schnelligkeit"
- Speed Design
Impedanzkontrollierte LP & High
Flip
Chip
-
Montage mit µVia
- Technik (HDI)
3D- System
Design: Hohe Packungsdichten
Parallel- Stecktechniken anstelle Backplanes
Leiterplatte mit integrierten Bauteilen (R + C)
- Gehäuse
Integrierter Flächenkondensator im IC
Elektrisch
- optische Leiterplatten; 1 Bus = 1 Lichtleiter
Konzept einer
elektrisch-optischen Leiterplatte
optischer
Koppler
Schnitt durch die
elektrisch- optische Leiterplatte
Strahlumlenkung
Core
Prepreg
optische
Wellenleiter
Prepreg
Masselage
Mikrostreifenleitungen
©
SIEMENS AG IC C-LAB 1999
Core
Prepreg
Core
Siemens C-Lab
Technologiesprung durch
optische Verbindungstechnik
WS 2005/06
Technologietreiber
+ Anforderungen
Technolog.Verfahren
+ Lösungen
Gewicht / Volumen

Übertragung extrem hoher Signal-Bandbreiten auf 1 Faser
Möglichkeit, ganze Busse auf einer Faser zu übertragen
Keine Abstrahlung EM-Felder (EMV, Abhörsicherheit)
5 kleine und leichte BG
weniger Cu-Dicke, TSOP/µBGA
5 weniger BE/ Gehäuse
integrierte BE / Die on Board
5 leichte / dünne LP
Flexible LP, dünnere Lagen
Absolut störfest gegen EM-Feldern (Übertrag.sicherheit)

Kaum Kopiereffekte (Übersprechen) auf Nachbarleitungen

Geringe Signaldämpfung und Signalverfälschung
Technologietreiber „Gewicht / Volumen“
Flexible Schaltungen
Vorteile
Nachteile
Leicht, 3D- flexibel, direkt steckbar Material teurer als bei starren LP
Hohe thermische Stabilität (Polyimid) Schwieriger zu Fertigen (Handling)
Flexible
Schaltung
Auswirkungen des Technologietreibers
„Gewicht / Volumen“
Gute HF- elektr. Eigenschaften (PI)
Schwieriger zu Bestücken (Handling)
Glatte Oberfläche: gut für SMD
Wenig bekannt bei Layoutern/Entw.
Ohne Fasern ideal f. HDI-Technik
Geringer Marktanteil, dadurch teurer
Technologietreiber
+ Anforderungen
Technolog.Verfahren
+ Lösungen
Gewicht / Volumen
Kleinere, leichtere Gehäuseformen sowie COB
5 kleine und leichte BG
weniger Cu-Dicke, TSOP/µBGA
Höher integrierte Bauelemente mit geringerem Pitch
5 weniger BE/ Gehäuse
integrierte BE / Die on Board
5 leichte / dünne LP
Flexible LP, dünnere Lagen
Dichter verdrahtete, dünne Leiterplatten mit weniger Kupfer
Flexible Schaltungen mit 3-dimensionaler Einbaumöglichkeit
Direktsteckbare, flexible Schaltungen ohne Stecker und Kabel
Geringer Ruheleistungsbedarf > weniger Stromversorg. (Akku)
Wärmemanagement /
Stromverbrauch
3,3 /2,5 V-Technik
intellig.Energiemanagem.
5 geringer Energieverbrauch
COB, dünne Isolation
5 gute Wärmeableitung
Kühlungstechniken/ Heatsinks
Technologietreiber „Wärmemanagement“
WS 2005/06
Auswirkungem des Technologietreibers
„ Wärmemanagement / Stromverbrauch “
BGA-Gehäuse mit integriertem Kühlkörper
Übergang zu Low-Volt-Techniken 3,3 V - 2,5V - 1,5V
Intellig. Energiemanagement > Ruhestromaufn. senken
BT-Gehäuse mit integr. KK / DCA auf Keramik-MCM
Kühlelemente in der Leiterplatte (Heatsinks)
Verbesserte Wärmeleitung durch die LP hindurch
für COB auf Kupferoberflächen
Thermo-Simulation des Systems vor dem Design der LP
Zusammenfassung
Beispiel: 4 - lag. Impedanz- Multilayer
Zukünftige Baugruppe 2010 :
in HDI- Flextechnik (0,3mm + Kühlblech)
• Hochpolige µBGA: 2500 / CSP: 500 ...1000
Dicke
25µ
100µ
50µ
100µ
25µ
0,3mm
• Flip-Chip-Montage im Gehäuse & auf LP
• µVia - LP: 50µ Vias 50µ LB Raster: 0,4 mm
Kühlblech (Heatsink)
• Impedanz-Multilayer in HDI-Techn. 3...4 SBU
• Integrierte Widerstände + Kondensatorkern
GND
Sig x
Sig.y
VCC
HDI-Technologie 2 [ 2 ] 0
• LP-Dicken 0,5 ... 1,0 mm und Flexible LP
• Metallkerne und äußere Kühlbleche
System-Anforderungen für “High-Speed”-Signale
Typ. Signalweg zwischen Baugruppen
VCC
VCC
GND
GND
+VDD
10nH/cm
GNDLeitg.
< 3ns
Motherboard
PCB
PCB
Stecker
Stecker
1...10 pF
LB & Stecker verhalten sich
wie ein Tiefpassfilter
GNDLeitg.
WS 2005/06
Hochintegrierte Bauteile für kurze Wege
Kompaktes Plazieren & kurze LB
Nutzung der 3.Dimension (MCM, MCP)
A
B
Konkurrierende System-Anforderungen
Hightech-ICs: Typ. Daten
Bisher
In Zukunft
Kontaktzahl:
QFP : 200 ... 400
BGA: 300 ... 600
Kontaktzahl:
COB / BGA: 800 ... 1500
Pin-Raster:
QFP : 0,35 ... 0,6 mm
BGA: 1,00 ... 2,54 mm
Pin-Raster:
COB : 0,1 ... 0,2 mm
BGA: 0,8 / 0,65 / 0,5 mm
Bus-Taktfrequenzen:
25 ... 266 MHz
Flanken: 0,5 ... 5 ns
IC-/ Bus-Taktfrequenzen:
> 5 GHz / 500 MHz
Flanken: 100 ... 500 ps
Wärmeverlustleistung:
CMOS : 2 ... 10 W
ECL,GaAs : > 10 W
Wärmeverlustleistung:
… 250 W pro Board
FH-Giessen/Dr.Thüringer
IMP_LP01
• Hohe Verbindungsdichten
→ geringe Leiterbahn-Abstände → kritisches Übersprechen
→ hohe Lagenzahl /Lagenwechsel → Impedanzsprünge
• Schnelle komplexe Bauteile
→ hohe Wärmedichten
→ kritische Temperaturen
→ Thermal-Vias + LP-Ausbrüche → Layout - Beschränkung
• Definierte LB-Impedanzen
→ zusätzliche (Potential-) lagen
→ LP-Dicke wächst
→ schlechtere Wärmeabfuhr
⇒ Hightech
- Leiterplatten mit Prioritäts
-
Kompromissen
System-Design
Anforderungen an Hightech-Leiterplatten
Mechanische Forderungen
MechanikEntwicklung
Kleine Strukturbreiten
: typ. 75 ... 150 µm
Hohe Verbindungsdichte: Sackloch-Multilayer O 0,1 ... 0,3 mm
(z.B. Laser-Vias bzw. Plasma-Ätztechnik)
Beidseitige Bestückung :
SMD, BGA, MCM, COB
Hohe Wärmeabfuhr
Metallkerne oder -bleche
:
ThermalHaushalt
Elektrische Forderungen
Übertragungs-Qualität
:
SystemDesigner
LPLayouter
SignalIntegrität/
Impedanz
Definierte Impedanzen der Signallagen
wenige Lagenwechsel & Vias
"HF"- Stromversorgung :
Potentiallagen als Platten-Kondensator
Störungs-Abschirmung
Potentialflächen über Signallagen
FH-Giessen/Dr.Thüringer
LogikEntwicklung
:
Produktion
& Testen
EMV/CE
Kosten
(Einkauf)
IMP_LP03
WS 2005/06
Wann spricht man von
High-Speed-Elektronik ?
Berufsqualifikation
LP-Layouter ⇔ System-Designer
LP-Layouter
Funktion / Kompetenz
Allgemeine Fähigkeiten
System-Designer
Auftragnehmer des Entwicklers
Berater & Koordinator aller
(z.T. Partner)
Systembeteiligten
Mechanische Kenntnisse
System-
Geometrisches Denken
Teamfähigkeit; Kreativität
Regelnbezog.Vorgehen
Präsentationstechniken
und
Kostendenken
Zuverlässigkeit
Fachliche Qualifikation
CAD-Tool-Erfahrung
Toolkenntnisse: CAE+CAD+ CAM
LP- & Bauteil-Kenntnisse
; Fertigungserfahrung
Elektrotechn.Grundkennt.
Physikal. + elektron. Wissen
Layoutpraxis; LP-Normen
Endprodukt-Normen (CE)
High-Speed-Probleme
Signal-Oszillation durch HF im Digitalimpuls
Mit zunehmender Taktfrequenz müssen Bauteile
immer schneller schalten.
Schaltzeiten im ns-Bereich sind heute üblich –
auch wenn es die Taktfrequenz garnicht erfordert.
Das sog. Die-Shrinking
(mehr Chips mit kleineren Strukturen pro Wafer)
führt physikalisch zu kleineren Chip-Kapazitäten
und damit zu kürzeren Schaltzeiten
Synchronisierung (Timing)
Crosstalk zwischen 2 Leitungen durch
magnetische & elektrische Feldkopplung
Clock
Chip
Chip
Signal A
Active line (agressor)
Signale A und B müssen
den Empfänger-Chip im
gleichen Clock-Zyklus
erreichen.
Signal B
UH
high - low
threshold
limits
UL
Passive line (victim)
AB
Bei geringer Clockfrequenz ist
der Zeitunterschied zw. A und
B unbedeutend, nicht jedoch
bei erhöhter Clockfrequenz
Time
WS 2005/06
Spannungseinbrüche in der
Stromversorgung
Reflexionen und Fehltriggerungen
Kurze Impulse werden an
hochohmigen Leitungsenden
und Verzweigungen reflektiert
Signalverfälschung durch
Reflexion führt zu Mehrfachtriggerungen
Multi-Crossing Fehler
3V
VH
VH
Overshoot / Undershoot
VL
Schnell schaltende Bustreiber
benötigen hohe Impulsströme
im Amperebereich aus dem
Stromversorgungssystem.
Iges
Spannungseinbrüche mit
gegenseitiger Störung von
Schaltkreisen oder auch
Verhinderung des schnellen
Schaltens
+3V
GND
VL
GND
ZELKO
RDC
1/ωC
L'/C'
High-Speed-Design Maßnahmen

Hohe Integration der Bauteile (IC, MCM, ML-LP)
zur Minimierung der Signalwege

Impedanzkontrollierte Leiterbahnen mit
Anpass- oder Abschlusswiderständen

Leiterplatten-Lagenaufbau mit definierten
Impedanzen, Schirm- und Potentiallagen

Gegenseitige Abstands- und Längenkontrolle
von Leiterbahnen (Timing und Crosstalk)

Topologisch durchdachte Leitungsstrukturen
und Verzweigungen (Bus, Stern, Baum)

Impedanzarme Multilayer-Stromversorgung
mit geeignet plazierten Blockkondensatoren
Ende des
Einführungskapitels
Z = 60 Ohm