Circuit-Simulation mit PSpice

Transcription

Praktikum Circuit-Simulation
Technische Universität Ilmenau
Fakultät für Informatik und Automatisierung
Institut für Technische Informatik und Ingenieurinformatik
Lehrgebiet Methodik des Hardwareentwurfs
Dr. -Ing. T. Vangelov
Circuit-Simulation mit PSpice
Demo
zur Lehrveranstaltung
CAE-Entwurf diskret-kontinuierlicher (Hardware)Systeme
V9.2 ss2002
1
2
Zielstellung und Allgemeine Hinweise
Mit dem Praktikum Circuit-Simulation werden zwei Zielstellungen verfolgt:

Durch Vorlesung, Übung, Selbststudium und/oder anderweitig erworbene Kenntnisse über
elektronische Schaltungen sollen vertieft und auf praktische Beispiele angewendet werden.

Der Studierende soll mit modernen Werkzeugen zur Simulation elektronischer Schaltungen
vertraut gemacht werden und deren Handhabung grundsätzlich kennenlernen.
Für die Circuit-Simulation steht das Produkt Orcad Family Release 9.2 Lite Edition für Microsoft
Windows der Firma Cadence Design Systems als Demo-Version des Distributors Fa. Hoschar AG
zur Verfügung.

Zur Vorbereitung zu hause kann diese Software (eine CD) im Fachgebiet Methodik des
Hardwareentwurfs ausgeliehen werden.

Zur Installation von Orcad Family Release 9.2 Lite Edition beachten sie folgende Hinweise:
Legen sie die CD ins Laufwerk und starten sie das File Setup.exe falls dies noch nicht
automatisch erfolgt. Folgen sie den Anweisungen des Installationsprogramms. Im Fenster
Select Products wählen sie die Systembestandteile Capture und PSpice!

Der Grundversuch gestattet einen schnellen Einstieg in Grundfunktionen des äußerst
leistungsfähigen und sehr umfangreichen Simulationssystems Orcad mit seinen Bestandteilen
Orcad Capture (Schaltungsentwurf) und Orcad PSpice A/D (A/D Simulation) anhand des
Demonstrationsbeispiels "Busanordnung mit Open-Collector-Gattern und Optokoppler". Aus
ihm sind die grundsätzlichen Arbeitsschritte zur grafischen Schaltungseingabe und zur Analyse
der Schaltung im Zeitbereich (Transientenanalyse) zu erkennen. Für weitergehende
Informationen wird auf die entsprechenden Handbücher und Fachliteratur sowie auf die
umfangreiche Online-Hilfe des Systems verwiesen.
Grundlagen- und weiterführende Literatur:
/1/ Online Manuals. Demo-CD: “EDA for Windows 5.4” (Orcad Release 9.2)
/2/ Heinemann, Robert:
PSpice : Einführung in die Elektroniksimulation ; Lehrgang, Handbuch, Kochbuch,
Simulationssoftware mit europäischen Schaltzeichen und Transistoren
3., erw. Aufl., München [u.a.] : Hanser, c2001
/3/ Kurz, Günter:
Elektronische Schaltungen simulieren und verstehen mit PSpice
1. Aufl., Würzburg : Vogel, 2000
/4/ Beetz, Bernhard:
Elektronik-Aufgaben mit PSPICE : analoge und digitale Schaltungen mit ausführlichen
Lösungen für OrCAD Capture ; mehr als 100 Aufgaben ; mit 33 Tabellen
Hrsg. von Otto Mildenberger, Braunschweig [u.a.] : Vieweg, 2000
/5/ Graesser, Andreas ; Wiese, Jürgen:
Analyse linearer elektrischer Schaltungen : klassische und moderne Berechnungsmethoden;
Simulation mit PSpice und MATLAB
Heidelberg : Huethig, 2001
/6/ Antonakos, James:
Simulations for electronic devices using PSpice
Prentice Hall 2002
3
Demonstrationsbeispiel:
Circuit-Simulation
mit dem Simulationssystem Orcad Capture/PSpice
Busanordnung mit Open-Collector-Gattern und Optokoppler
1
Aufgabenstellung
Gegeben sei eine Busanordnung mit einem Open-Collector-Gatter 7405 als Sender und drei Negatoren 7404 als Empfänger (Bild 1).
Neben der Einhaltung der logischen Pegel und der zulässigen Strombelastung des Gatters 7405
muss zusätzlich der Minimalstrom IFmin durch die LED des Optokopplers bei L-Pegel auf der Busleitung gesichert werden (Bemessung von R2 ).
Der Widerstand R1 dient als Messwiderstand zur Bestimmung von I LBUS , und R3 ist der KollektorWiderstand ( Pull Up ) des Fototransistors. R4 ist der Basisableitwiderstand (dient zur Entladung
der Basis-Emitter-Kapazität während des Übergangs des Transistors vom leitenden in den gesperrten Zustand ).
Für das vorliegende Demo-Beispiel sind alle Widerstandswerte vorgegeben.
Zu beachten sind auch die spezifischen Kennwerte der verwendeten Bauelemente. Im Beispiel sind
das im besonderen die Schaltzeiten des Optokopplers (µs ... ms).

Sie sind wesentlich größer als die Systemschaltzeiten von TTL-Schaltkreisen, das zwingt
zu entsprechenden Angaben und Voreinstellungen für die Analyse (vgl. Pkt. 2.3).
Y1
V3
Y3
R2
DC = 5V
TRAN =
AC =
U2A
1
U1A
IN 1
2
7405
V1
Y2
V1 = 0V
V2 = 3.6V
TD = 100us
TR = 25us
TF = 25us
PW = 0.25ms
PER = 0.5ms
R1
U3A
2
7404
1
U4A
2
7404
1
R3
470
2
10k
U5
A4N25
7404
OUT
Bus
10
R4
470k
DC = 6V
AC =
TRAN =
V2
0
0
Bild 1 Schaltplan des Demo-Beispiels "Busanordnung"
Es ist eine Simulation der Schaltung im Zeitbereich (Transientenanalyse) mit dem
Simulationssystem Orcad Capture/ PSpice durchzuführen!
Die Simulationsergebnisse sind mit den erwarteten Werten zu vergleichen!
4
2
Lösungsweg
Zur Lösung steht das Produkt Orcad Family Release 9.2 Lite Edition der Firma Cadence Design
Systems als Windows-Demoversion der Fa. Hoschar AG zur Verfügung.
Vollziehen Sie nun die nachfolgend beschriebenen Lösungsschritte an Ihrem Computer nach!
2.1
Starten des Systems
Starten Sie aus Windows heraus das Capture Lite Edition -Schaltungsentwurfstool in der Gruppe
Orcad Family Release 9.2 Lite Edition. Erstellen Sie ein neues Projekt über File → New →
Project.... Wählen Sie in dem dann folgenden Dialogfenster einen Namen, ein Verzeichnis und die
Art Ihres Projektes ( Analog or Mixed A/D) wie in Bild 2 dargestellt.
Bild 2 Fenster zur Erstellung eines neuen Projektes
Name
- Tragen sie einen Namen im Dialogfenster New Project ein
Create a New Project Using - Analog or Mixed A/D auswählen
Location
- …\OrcadLite\Praktikum
Bestätigen Sie über den OK-Button und wählen sie dann im folgenden Dialog:
Create a blank Project. Daraufhin erscheinen 3 Teilfenster. Das Project Manager-Fenster
(„Name“.opj) beinhaltet eine Übersicht über alle im Projekt benutzten Dateien. Im Schematic Page
Editor-Fenster (SCHEMATIC1:PAGE1) wird die Schaltung eingegeben. Das Session Log-Fenster
dient zur Ausgabe von Systemmeldungen.
Zwischenspeichern während der laufenden Schaltplaneingabe (durchaus empfehlenswert) erfolgt
dann über Menü File → Save.
5
2.2 Grafische Eingabe des Schaltplanes
2.2.1 Auswahl der Bibliothek, Bauelementeauswahl und Platzierung
Über Place... → Part... bzw. Shift+P (vgl. Bild 3) können aus den angebotenen Bibliotheken alle
erforderlichen Bauelementesymbole für den Schaltplan (Schematic) entnommen und
anschließend frei platziert werden. Die Tabelle 1 hilft Ihnen, die Namen der verwendeten Symbole
in den vorhandenen Bibliotheken zu finden (vgl. Schaltung in Bild 1). Bevor ein Bauelement
überhaupt gewählt werden kann, muss die entsprechende Bibliothek eingebunden werden. Um eine
Bibliothek einzubinden, gehen Sie auf Add Library... und wählen Sie im Fenster Browse File die
benötigte
Bibliothek
aus
(in
dem
voreingestellten
Verzeichnis
…\OrcadLite\Capture\Library\Pspice). Wenn die Bibliothek unbekannt ist, ermitteln sie diese über
den Button Part Search….
Bild 3 Fenster zur Auswahl eines Bauelementes
Die Bauelementeauswahl und der Platzierungsvorgang können nach folgenden Schritten erfolgen:
1. Das gewünschte Bauelement wird in der Part List der aktuellen Bibliothek ausgewählt (s. Bild
3) oder über: Place... → Part... → Part Search... bzw. Shift+P... → Part Search... gesucht.
2. Die richtige Auswahl wird über OK-Klick bestätigt. Das Bauelement erscheint als grafisches
Schematic-Symbol unter dem Mauszeiger. Zum Schematic-Symbol gehören eine fortlaufende
Nummer des Bauelementes (Part Reference) und eine Wertzuweisung (Value).
3. Mit einfachem Maus-Klick (linke Maustaste) wird das Symbol auf dem Schematic abgelegt.

Jeder weitere einfache Klick bewirkt den Aufruf des gleichen Bauelementetyps sowie die
fortlaufende Nummerierung.
Ein drücken der ESC-Taste beendet diesen Vorgang und markiert das zuletzt abgelegte
Bauelement (Markierungsfarbe rosa + Markierungsrahmen).
Lageveränderungen (Verschieben, Rotieren, Spiegeln) eines Bauelementes können vorgenommen
werden, wenn es markiert ist (dazu nicht markierte Bauelemente erneut anklicken).
Ziehen auf eine andere Position im Schematic ist dann bei gedrückter Maustaste möglich.
Weiter sind Rotation und Spiegelung mit markierten Bauelementen durchführbar:
Edit → Rotate bzw. Ctrl+R:
Rotieren um 90°
Edit → Mirror... Horizontal bzw. H: Horizontal Spiegeln
Vertikal Spiegeln
Edit → Mirror... Vertical bzw. V:
6
Das Verschieben eines, mehrerer oder aller Bauelemente ist über das Ziehen eines Rahmens
möglich. Dazu wird bei gedrückter linker Maustaste ein Rahmen von links oben bis nach rechts
unten über die gesamte ausgewählte Bauelementegruppe gezogen. Der Rahmen muss alle
betroffenen Elemente überdecken bzw. schneiden. Wird nun die Maustaste losgelassen, sind alle
Bauelemente rosa markiert. Nach Anklicken im Innern des Rahmens kann nun bei festgehaltener
linker Maustaste die markierte Bauelementegruppe an die gewünschte Stelle auf dem Schematic
gezogen werden.
Lageveränderungen und viele andere Operationen (wie z. B. Kopieren) mit einem Bauelement
können auch vorgenommen werden, indem man das Element markiert, die rechte Maustaste
betätigt und die gewünschte Operation auswählt.

Beim Kopieren und Einfügen von Bauelementen ist auf die richtige Nummerierung der
Gatter zu achten (jedes Gatter muss einen anderen Part Reference haben!)
Anschlussklemmen werden über Place → Off-Page-Connector... platziert. In diesem Versuch wird
als Connector OFFPAGELEFT-R benutzt.
Das Massesymbol wird über Place → Ground... ausgewählt. Für die Simulation ist es wichtig, hier
das Symbol 0 der Bibliothek SOURCE auszuwählen (ggf. über Add Library... einbinden). Wird ein
anderes Massesymbol verwendet, muss unbedingt der Name auf 0 geändert werden (Doppelklick
auf das Symbol und bei Name vom Dialogfenster Property Editor 0 eingeben)!
Name des
Bauelementes
Widerstand
Kondensator
Inverter
mit 1 Eingang
Open-Collector-Ausgang
Inverter
mit 1 Eingang
Gegentaktausgang
Optokoppler
mit Fototransistorausgang
Betriebsspannung
Pulsquelle
Name des Symbols
in der Bibliothek
R
C
7405
enthalten
in der Bibliothek
analog.olb
analog.olb
eval.olb
7404
eval.olb
A4N25
eval.olb
VSRC
VPULSE
source.olb
source.olb
Tabelle 1: Bauelemente zum Demo-Beispiel, Zuordnung zu Bibliotheken im Place-Fenster
7
2.2.2 Verdrahtung
Die nach o.g. Schritten platzierten Bauelemente müssen durch Leitungen verbunden ("verdrahtet")
werden. Dazu sind im einzelnen folgende Schritte nötig:
1. Über das Menü Place → Wire bzw. Shift+W erscheint ein Zeichenkreuz unter dem Mauszeiger.
2. Markieren Sie durch linken Maus-Klick den Anfangspunkt einer Leitungsverbindung. Bei
Ziehen der Maus entsteht eine Linie, die die Leitung symbolisiert. Jedes erneute Klicken markiert einen Knickpunkt oder das Ende des Leitungsabschnittes.
3. Das Ende einer Leitung muß durch ein Doppelklicken gekennzeichnet werden, falls es nicht
mit einem Bauelement oder einer anderen Leitung verbunden wird. Daraufhin können weitere
Verbindungen eingezeichnet werden! Ist die Verdrahtung beendet, wird durch Drücken der
ESC-Taste (oder durch Rechtsklicken und End Wire wählen) der Verbindungsmodus verlassen
und das Kreuz nimmt wieder die Gestalt des Mauszeigers an. Dabei bleibt das letzte Leitungssegment rosa markiert.

Eine Leitung muss an einem Bauelement bzw. an einem bestehenden Leitungssegment beginnen und (typisch an einem anderen) enden! Eine Leitung kann auch mit einer Anschlussklemme abgeschlossen werden.
Der Verlauf ist standardmäßig orthogonal und rastet auf dem sichtbaren grauen Gitter ein. Das
kann geändert werden, indem bei Markieren des Anfangspunktes die Shift-Taste gehalten wird, so
daß Leitungen in jede Richtung zeigen und auch außerhalb des Rasters liegen können.
Verschieben und Rotieren bzw. Spiegeln erfolgt wie unter Pkt. 2.2.1 beschrieben.
2.2.3 Angabe von Bauelementeeigenschaften (Properties)
Während oder nach der Platzierung der Bauelementesymbole auf dem Schematic müssen so genannte Properties für einige Bauelemente (z.B. Reference, Value, u. a. Kennwerte) eingetragen
werden.
Über Edit → Properties... oder Ctrl+E oder durch Doppelklick auf ein Bauelement öffnet man das
Dialogfenster Property Editor des markierten Elementes (Bild 4). Wählen Sie in der Liste Filter
by: die Option Orcad-PSpice. Darin können bauelementeabhängig ggf. nur wenige bzw. sehr viele
Properties zu setzen sein. Bei vielen Bauelementen stehen die Properties auch im Schematic und
können dort verändert werden!
Bild 4 Dialogfenster für die Property-Eintragung
8
Bild 4 zeigt stellvertretend das Dialogfenster für die im Beispiel verwendete Pulsquelle VPULSE.
Dabei sind für die Eingabe von Bedeutung (vgl. auch Bild 5):
-
V1
Anfangswert der Pulsspannung
-
V2
Endwert der Pulsspannung (Spannungswert währen der Pulszeit PW)
-
TD
Anfangsverzögerungszeit für den Beginn der Pulsfolge bezogen auf t = 0
-
TR
Zeitdauer der Pulsflanke bei Übergang von V1 nach V2
-
TF
Zeitdauer der Pulsflanke bei Übergang von V2 nach V1
-
PW
Pulsbreite (Zeitdauer des Impulses)
-
PER
Periode

Die Elemente VSRC, R, C, und OFFPAGELEFT-R sind ebenfalls mit Properties zu versehen.

Die Properties der aktiven Bauelemente (Schaltkreise, Transistoren, ...) sowie 0 (Masse) müssen nicht verändert werden. Das System stellt entsprechende Default-Werte zur Verfügung.
V
V
PER
PER
TD TR
PW
TD TR
TF
PW
TF
V1
V2
V1
t
V1 < V2
V2
t
V1 > V2
Bild 5 Pulsdefinition in PSPICE (einzutragen in die Maske nach Bild 4)
2.2.4 Schematic ändern
Für Änderungen vorgegebener Schematics (Korrekturen, andere Bauelemente, ...) bzw. zur Schaltungsverifikation stehen im Menü Edit verschiedene Möglichkeiten zur Verfügung:
Edit → Cut (Ctrl+X) schneidet markierte Symbole aus und kopiert sie in die Zwischenablage
Edit → Copy (Ctrl+C) kopiert markierte Symbole in den Zwischenablage
Edit → Paste (Ctrl+V) fügt den Inhalt der Zwischenablage (beliebig oft) in den Schaltplan
ein
Entfernen von markierten Bauelementen erreicht man auch einfach durch Betätigung der Taste Entf (delete).
9
2.2.5 Vorbereitung zur Simulation
Sichern Sie am Ende Ihrer Schaltplaneingabe über File → Save das erzeugte Schematic!
Das Simulationssystem bietet eine Möglichkeit die eingegebene Schaltung nach bestimmten
elektrischen Kriterien (Electrical Rule Check, ERC) zu prüfen. Dazu wählen sie im Project
Manager-Fenster ihr Design (SCHEMATIC1) aus und starten im Menü Tools → Design Rules
Check…. Nutzen sie dabei die voreingestellten Optionen im nachfolgend erscheinenden Fenster
Design Rules Check und klicken sie auf OK. Im Falle einer Fehleranzeige werden Sie darauf
aufmerksam gemacht: Sie finden eine genauere Fehlerbeschreibung im Session Log-Fenster.
Darüber hinaus werden die Fehlerquellen im Schematic besonders markiert (grüne Punkte).

Gegebenenfalls kann die Korrektheit der Netzliste auch über PSpice → Create Netlist
geprüft werden.
Die Eingabe und Verifikation des Schaltplanes ist i.a. ein iterativer Prozess. Entsprechend sind die
Schritte nach den Punkten 2.2.1 - 2.2.5 ggf. mehrfach zu wiederholen.
2.3 Schaltungssimulation
2.3.1 Voreinstellungen, Wahl der Analyseart
Bevor man mit der Simulation beginnt, müssen über PSpice → New Simulation Profile einige
Voreinstellungen vorgenommen werden. Dazu wird zunächst ein Name für das Simulationsprofil
gewählt. Im anschließenden Dialogfenster Simulation Settings wird im Folder Analysis unter
Analysis type: der Eintrag Time Domain (Transient) ausgewählt (Bild 6). In Bild 6 sind bereits
sinnvolle Werte für das Demo-Beispiel angegeben, die Sie bitte auch an Ihrem Computer so
eintragen.

Run to time: steht für das gewählte Simulationszeitintervall. Sinnvolle Werte sind u.a. direkt von den Parametern der Pulsquelle VPULSE abhängig. Für den in Bild 4 gezeigten
Wert PER (Periode) sollte mindestens eine volle Periode des Zeitverlaufes der Spannung
von VPULSE gewählt werden.
Die Berechnungs-Schrittweite wird vom System automatisch gewählt. Unter Maximum step
size ist keine Eingabe erforderlich.
Bild 6 Voreinstellungen für die Transientenanalyse
10
2.3.2 Simulationslauf starten
Aktivieren Sie PSpice → Run, um die Simulation zu starten. Es erfolgt automatisch ein ERC-Check
und das Netlist-File wird noch einmal erzeugt. Es öffnet sich das PSpice A/D-Analysefenster
Probe window, die Simulation läuft.
Das Fortschreiten der Simulation kann im rechten unteren Teilfenster verfolgt werden (Time Step,
Time und End). Im unteren linken Teilfenster werden die gerade ablaufenden Aktionen angezeigt.
Falls die Werte im oben erwähnten Dialogfenster Simulation Settings (PSpice → Edit Simulation
Profile) richtig eingegeben wurden, läuft die Darstellung der Simulationsergebnisse automatisch
an.
Über das Menü Trace → Add Trace... muss eine Auswahl der darzustellenden Signale getroffen
werden. Nach erfolgtem OK-Klick werden die Zeitverläufe sichtbar (Bild 7). Die Auswahl der
darzustellenden Signale kann auch durch die Option Markers ganz effizient erfolgen (s.Pkt. 2.3.4).
Bild 7 PSpice A/D-Analysefenster Probe window mit dem Eingangssignal IN (Pulsquelle V1) und
dem Ausgangssignal OUT (Kollektor des Ausgangstransistors des Optokopplers)
2.3.3 Schaltungsverifikation
Anhand der dargestellten Simulationsergebnisse (Signalverläufe) kann die Schaltung auf korrekte
Funktion geprüft werden. Falls die Ergebnisse nicht den Erwartungen entsprechen, muss das
Projekt (Schaltung, Bauelementeparameter, Testsignale usw.) evtl. korrigiert werden.
11
Über Windows-Taskumschaltung (Alt+Tab) gelangt man zurück zu Orcad Capture. Dort kann man
z. B. durch Doppel-Klick auf im Schematic sichtbare Bauelementeparameter Dialogfenster für
zugehörige Wertänderungen öffnen.
Der o.g. Weg (Abschnitt 2.2.3) zur Änderung von Properties über Edit → Properties... oder Ctrl+E
ist genauso möglich, wenn zuvor durch einfaches Anklicken das entsprechende Symbol im
Schematic markiert wurde.
Änderungen der Schaltungsstruktur (andere bzw. zusätzliche Bauelemente) erfolgen nach den
Ausführungen in Abschnitt 2.2.
2.3.3.1 Auswertung mit Hilfe der Cursor-Funktion
Um einzelne exakte Spannungswerte aus der grafischen Darstellung (Probe window) zu
entnehmen, ist es möglich die Cursor-Funktion über den Menüpunkt Trace → Cursor → Display
oder durch einen Klick auf den Button Toggle Cursor in der Symbolleiste zu aktivieren. Daraufhin
öffnet sich das Fenster Probe Cursor und es erscheinen zwei Fadenkreuze in der Grafik (überlappt
im Koordinatenursprung). Nun ist es möglich jedem Cursor eins der dargestellten Signale
zuzuordnen. Die Signalnamen befinden sich unterhalb der Zeitachse und sind durch
Markierungssymbole verschiedener Farben auswählbar.
Klick auf ein Markierungssymbol mit der linken Maustaste wählt Cursor 1
Klick auf ein Markierungssymbol mit der rechten Maustaste wählt Cursor 2
Jetzt kann mit dem jeweiligen Cursor (durch Halten der linken bzw. rechten Maustaste in der
Grafik) das Signal abgetastet werden, dabei werden im Fenster Probe Cursor in der linken Spalte
die Zeit und in der rechten die entsprechende Signalamplitude der aktuellen Cursorpositionen
sowie deren Differenz angezeigt.
2.3.4 Arbeiten mit dem Markers-Menü
Zur Arbeitserleichterung sind so genannte Marker (Markierungen) vorgesehen. Durch Eintragung
von Markierungen in das Schematic kann man das sonst bei jedem Simulationslauf notwendig
werdende erneute Auswählen von anzuzeigenden Signalen vermeiden bzw. den Aufwand dafür
reduzieren.
Im Menü PSpice → Markers... findet man eine Auswahl von Marker-Typen.
Zum Beispiel: Einfach-Klick auf Voltage Level verwandelt den Cursor in das Marker-Symbol,
welches auf dem Schematic genau wie ein Bauelementesymbol an den gewünschten "Messstellen"
mehrfach abgelegt werden kann. PSpice A/D zeigt dann die so markierten Signale nach jedem
Simulationslauf mit ihren Spannungszeitverläufen automatisch an. Beim Einsatz von Markern des
Typs Current Into Pin werden Stromzeitverläufe angezeigt usw.
Zur Vorbereitung klickt man bei den Simulations Settings (PSpice → Edit Simulation Profile)
auf den Button Probe Window und bei Show wählt man → All markers on open schematics.
Für die bessere Erkennung der Messstellen können die Leitungssegmente in unmittelbarer Nähe
der eingesetzten Marker über den Menüpunkt Place→ Net Alias... mit Namen versehen werden.
Vorsicht: Leitungen und Anschlussklemmen mit dem gleichen Namen werden elektrisch
miteinander verbunden (kurzgeschlossen).
12
!!! Hinweise zur Praktikumsvorbereitung:

Erläutern Sie die Funktion der Schaltung.

Skizzieren Sie die wesentlichen Zeitverläufe qualitativ.

Überprüfen Sie die Sinnfälligkeit der angegebenen Widerstandswerte.

Machen Sie sich mit den im Pkt. 2 angegebenen Arbeitsschritten zur Schaltungseingabe, verifikation und -simulation vertraut.
CAE Circuit-Simulation
K 2.1
Circuit-Simulation digitaler Schaltungen
K2 Monoflops
Monoflops sind Kippschaltungen mit einem stabilen und einem meta- bzw. quasistabilen Zustand
(Univibrator). Der quasistabile Zustand kann nur für eine begrenzte Zeit, die sogenannte Verweiloder Haltezeit tH , eingenommen werden. Wird ein Monoflop durch einen Eingangsimpuls in diesen
Zustand gebracht, so kippt der Ausgang nach Ablauf der Haltezeit in den stabilen Zustand zurück.
Im Interesse steiler Ausgangsflanken (unabhängig von der Steilheit des Eingangssignales) werden
meist rückgekoppelte Kippschaltungen zur Realisierung eingesetzt. Das monostabile Verhalten
wird dabei durch zeitabhängige Rückführungen erreicht (Verzögerungsglieder, RC-Beschaltung).
Typische Anwendungsfälle für Monoflops sind z. B. die Erzeugung breiter Ausgangsimpulse zur
Ansteuerung elektromechanischer Einheiten und die Laufzeitkontrolle in Überwachungseinheiten .
K 2.1 Monoflop mit Logikgattern
Ein Monoflop läßt sich z. B. aus zwei NAND- oder zwei NOR-Gattern aufbauen. Bild K 2.1 zeigt
zwei Schaltungsvarianten mit NAND-Gattern.
e1
&
Q1
C
e1
H
&
Q2
e2
R
t
Q1
D
T
L
t
e2
C
&
&
e2
e1
Q2
U
S
t
Q2
Q1
R
D
t1
T
t2
t3
t4
t5
T
t
Bild K 2.1: Monoflops mit NAND-Gattern und Differenzierglied, Zeitverläufe
Im Ruhezustand gilt: Q1 = L, Q2 = H, e1 = H, e2 = L (Widerstand R entsprechend bemessen !).
Mit einer HL-Flanke an e1 schaltet der Ausgang Q1 auf H-Pegel. Dieser Spannungssprung (UQ1 )
wird in voller Höhe über den Kondensator C auf den Eingang e2 übertragen (e2 = H), und der
Ausgang Q2 schaltet auf L-Pegel. Über die Rückkopplung wird dieser Zustand gehalten, auch
wenn das Eingangssignal e1 wieder in den Ruhezustand zurückkehrt (Bild K2.1, Zeitverläufe).
Der Kondensator C wird nun über den Widerstand R und den Ausgang Q1 aufgeladen. Die
Spannung am Eingang e2 wird dabei in Richtung ihres stationären Wertes (L-Pegel) abgebaut.
Nach Ablauf der Haltezeit T = tH erreicht die Spannung an e2 den Wert Ue2 = US
(Umschaltschwelle des Gatters). Der Ausgang Q2 schaltet zurück auf Q2 = H. Der Ausgang Q1
behält den H-Pegel, bis am Eingang e1 = H auftritt.
Ein neuer Zeitvorgang kann nach der Erholzeit tE = t4 - t3 gestartet werden.
K 2.2
Der Zustand e2 = H, Q1 = L existiert nicht, damit ist die Gleichspannungskopplung von Q1 auf den
Eingang des zweiten Gatters in Bild K 2.1 (oben) überflüssig, beide angegebenen Schaltungen
haben das gleiche Zeitverhalten.
Für die Spannung am Eingang e2 gilt:
t−t1
U e2 (t) = U e2L + U Q 1 e − RC
.
( für die Aufladung: UQ1 = UQ1H − UQ1L )
T = t H = RC ln
Daraus folgt
U Q 1
U S −U e2L
.
Voraussetzung für die beschriebene Funktion ist, daß die stationäre Spannung an e2 den maximalen
Eingangs-L-Pegel nicht überschreitet. Damit ist eine Bemessungsvorschrift für den Widerstand R
gegeben:
Ue2Lmax
.
R [ Ie2Lmax
Die Diode D in den angegebenen Schaltungen verhindert negative Überspannungen am Eingang e2
und verkürzt gleichzeitig die Erholzeit. Äquivalente Schaltungen können mit NOR-Gattern
realisiert werden.
K 2.2 Monoflops mit speziellen Schaltkreisen
Wesentlich bessere und stabilere Eigenschaften lassen sich mit integrierten
Monoflop-Schaltkreisen erreichen, die in den verschiedenen Schaltkreisfamilien angeboten werden
(z. T. mit Kompensation von Temperatur- und Betriebsspannungseinflüssen, stabile und genaue
Umschaltschwellen).
Durch
Anschalten
eines
externen
RC-Gliedes
(
R1 = 1k... 1 M, C = 1nF... 10F) lassen sich Haltezei- ten in großen Bereichen einstellen
(typisch tH = 10 ns ... 100 s). Geeignete Schaltkreise sind z. B. :
{
LS-TTL:
74LS121, 74LS123, LM 555;
{
CMOS:
CD 4538, 74HCT123, ICM 7555.
UC C
V+
R1
8
R
6
>1 Q
3
t
U3
tH
>1
S
2
OUT
7
R
U+
U2T
4 RES
R
5
U2
/Q
t
C
R
555
1
t
H
GND
Bild K 2.2: Monoflop mit Timer 555
= CR 1 ln 3
K 2.3
Einige typische Daten (LM 555):
v Versorgungsspannung
UCC = (4,5 ... 16) V
v Ausgangsspannung
U3L = 0,3 V
U3H = UCC - 1,7 V bei |I3 | = 100 mA
v Ausgangsstrom
I3zul < 200 mA
v Schwellwerte bei UCC = 15 V:
{
Triggerschwelle
{
Schaltschwelle
{
Rückschwelle
U2T = 5,02 V
(Hinw.: U2 = Spannung am Pin 2)
U6T = 10,02 V
U4T = 0,56 V
v Dynamische Kennwerte:
{
Anstiegszeit
tr
= 90 ns
{
Abfallzeit
tf
= 70 ns
v Im RESET-Zustand liegt der Ausgang (Pin 3) auf L-Pegel und der Entladetransistor ist
gesättigt.
K 2.3 Retriggerbare Monoflops
In den oben beschriebenen Monoflopschaltungen wird die metastabile Phase von der aktiven
Flanke des ersten Steuerimpulses ausgelöst. Weitere Impulse innerhalb der Haltezeit tH bleiben
wirkungslos.
Soll die Haltezeit erst vom letzten Impuls einer Impulsgruppe an gerechnet werden, so müssen
sogenannte retriggerbare Monoflops eingesetzt werden. Jeder ankommende Impuls am
Triggereingang setzt das Monoflop in den quasistabilen Zustand zurück bzw. hält es in diesem
Zustand. Der Ausgang schaltet damit erst um die Haltezeit tH verzögert nach dem letzten Impuls
einer Impulsgruppe in den stabilen Ruhezustand zurück.
Typische Anwendungen retriggerbarer Monoflops sind Laufkontrollen für Motoren, für
Programmzyklen (watch-dog-Schaltungen) usw.
Bild K 2.3 zeigt ein retriggerbares Monoflop mit dem Timer-Schaltkreis 555; dabei wird die
Eigenschaft als Präzisions-Schmitt-Trigger ausgenutzt. Zur Entladung des Kondensators C muß
ein externer Transistor T verwendet werden.
U
Ue
CC
V+
8
4
R
R1
6
>1 Q
R
5
3
Ucc
OUT
Ucex
>1
U+
S
OUT
tH
t
/Q
2
Rb
t
T
Ue
t
U2
U5
7
R
e
RES
R
C
555
1
GND
2 - TRIGGER
5 - CONTROL VOLTAGE
6 - THRESHOLD
Bild K 2.3: Retriggerbares Monoflop mit dem Timer-Schaltkreis 555
K 2.4
Zur Funktionsweise der Schaltung:
Steigt die Kondensatorspannung über den Wert U 5 = 23 U CC , so wird das Flipflop rückgesetzt und
damit der Ausgang OUT auf tiefes Potential geschaltet (U3 = L).
Wird der externe Transistor T über einen Triggerimpuls Ue leitend, entlädt sich der Kondensator C,
und die Spannung U2 = U6 sinkt unter die Triggerschwelle U2T . Das Flipflop wird gesetzt, und der
Ausgang geht auf hohes Potential.
Mit jedem weiteren Triggerimpuls innerhalb der Haltezeit tH wird dieser Anfangszustand des
quasistabilen Zustandes wieder hergestellt.
Mit den spezifischen Werten des Schaltkreises ergibt sich die Haltezeit näherungsweise zu
t H = CR1 ln 3.
Aufgaben zur Schaltungssimulation:
Überprüfen Sie die ordnungsgemäße Funktion der Schaltungen aus den folgenden Aufgaben durch
Simulation mit dem Circuit-Simulator PSpice. Für die bessere Veranschaulichung der
Simulationsverläufe sollen die Zeitdauer der Test-Eingangssignale und das Simulationszeitintervall
(Run to time) entsprechend gewählt und angepaßt werden, z.B. sind einige Impulse bzw.
Perioden des Eingangssignals ausreichend als Simulationszeitintervall.
Aufgabe 1:
Mit Gattern des TTL-Schaltkreises 7400 und einem RC-Glied soll ein Monoflop nach
Bild K 2.1(unten) realisiert werden. Die Kennwerte der Gatter (wie z.B.: UOH , UOL , US , IIL usw.)
sind der Tafel 1 zu entnehmen.
Aufgabe 2:
Ein Monoflop mit dem Timer-Schaltkreis 555 nach Bild K 2.2 soll bei UCC = 15 V eine
Haltezeit tH = 100 ms besitzen. Wählen Sie den Ladewiderstand R1 so, daß der Ladestrom IL im
Umschaltpunkt den Wert IL = 0,25 mA erreicht.
Aufgabe 3:
Mit dem Timer-Schaltkreis 555, einem externen Schalttransistor T (UCEX [ 0,2 V) und einem
RC-Glied (R1 , C) wird ein retriggerbares Monoflop nach Bild K 2.3 als Überwachungsschaltung
für eine Impulsfolge am Eingang e realisiert. Sie soll das Überschreiten eines maximalen
Impulsabstandes ti max ( tH ) signalisieren. Bemessen Sie den externen Widerstand R1 bei C = 2 F
und UCC = 5 V für ti max = 21 ms !
Kennwerte
bei UCC = 5V und
= 25 C
Eingangsspannung
UIL
K 2.5
TTL-Baureihen
7400
74LS00
74ALS00
74F00
max
0,8 V
0,8 V
0,8 V
0,8 V
UIH
min
2,0 V
2,0 V
2,0 V
2,0 V
UOL
max
0,4 V
0,5 V
0,5 V
0,5 V
UOH
min
2,4 V
2,7 V
2,7 V
2,4 V
Schwellspannung *
US
min
1,1 V
1,1 V
1,4 V
Eingangsstrom
-I IL
max
1,6 mA
0,4 mA
0,2 mA
0,6 mA
0,04 mA
0,02 mA
0,02 mA
0,02 mA
16 mA
8 mA
8 mA
20 mA
0,4 mA
0,4 mA
0,4 mA
1,0 mA
0,2/0,4 mA
0,1/0,2 mA
Ausgangsspannung
o
bei UIL = UOLmax
IIH
max
bei UIH = UOHmin
Ausgangsstrom
IOL
max
bei UOL = UOLmax
-IOH
max
bei UOH = UOHmin
Speisestrom
ICCH
typ/max 1/2 mA
(je Gatter)
ICCL
typ/max 3/5,5 mA 0,6/1,1 mA
0,4/0,75 mA
Verzögerungszeit
tDLH
typ/max 11/22 ns
9/15 ns
4/ ns
tDHL
typ/max 7/15 ns
10/15 ns
5/ ns
tLH
typ
10 ns
9,5 ns
5 ns
(am Ausgang, 10 ... 90 %) tHL
typ
5 ns
6 ns
5 ns
Impulsflanke
2,0/ ns
(meist bei CL = 15 pF)
Speisespannung
Umgebungstemperatur
*
UCC
(4,75 ... 5,25) V
(4,5 ... 5,5) V
(0 ... 70) °C
bei Gattern mit Schmitt-Trigger-Eingängen liegen die typischen Werte von US bei:
1,7 V
1,6 V
für LH-Flanke
0,9 V
0,8 V
für HL-Flanke
bei Monoflop-IS gilt:
1,4 V
1,55 V
für LH-Flanke
1,4 V
1,35 V
für HL-Flanke
Tafel 1: Statische und dynamische Kennwerte von TTL-Baureihen (NAND-Gatter
V 4.1
Circuit-Simulation analoger Schaltungen
V4
Instrumentationsverstärker
Viele Sensoren können die Meßgröße nur als kleines elektrisches Strom- bzw. Spannungssignal
abbilden, dem häufig auch noch Gleichtaktstörungen überlagert sind. Zur Verstärkung dieser
Signale werden spezielle Verstärker verwendet ( Instrumentationsverstärker, Isolationsverstärker ).
Instrumentationsverstärker sind Differenzverstärker mit sehr großem Eingangswiderstand zur
Vermeidung von "Belastungsfehlern" der Signalquelle und sehr hoher Gleichtaktunterdrückung.
Isolationsverstärker trennen zusätzlich noch den Eingangskreis galvanisch vom Ausgangskreis.
Weitere allgemeine Anforderungen an Instrumentationsverstärker sind:
{ Lineare und genaue Verstärkung der Differenzeingangsspannung,
{ Einstellbarer Verstärkungsfaktor (über einen Widerstand),
{ Niedrige Drift und geringes Rauschen,
{ Kurze Einschwingzeiten (Multiplexbetrieb).
V 4.1 Differenzverstärker mit OPV
Wird gleichzeitig an beiden Eingängen eines OPV eine Signaleinspeisung vorgenommen, so
entsteht eine Differenzverstärker- bzw. Subtrahierschaltung (Bild 4.1).
{ Bei geeigneter Bemessung der Widerstände wird unter Annahme hinreichend idealer OPV
nur die Differenz der Eingangssignale mit dem Faktor V verstärkt.
R
U
1
U
U
R
2
R
1
2
-
D
3
U
R
U o = − R 21 U 1 +
o
+
R4
R 3 +R 4
1+
R2
R1
U o = V ( U 2 − U 1 ) für V =
R
U2
R2
R1
=
R4
R3
4
Bild 4.1: Differenzverstärker mit OPV, Grundschaltung
Subtrahierer bzw. Differenzverstärkerschaltungen mit hochohmigen "Elektrometer"-Eingängen
zeigt Bild 4.2. Sie finden auch als Instrumentationsverstärker Anwendung (vgl. Abschnitt 4.3).
U
1
U
+
-
R
R
3
2
U
o
+
R
U o = 1 + 2 R 21 +
R2
R3
(U 2 − U 1 )
U
R
1
R
R
R
2
1
-
R
R
U
2
U*
1
+
3
2
R
1
R
2
U
2
+
o
+
R
R
U*
2
R
U o = 1 + 2 R 21 (U 2 − U 1 )
Bild 4.2: Unsymmetrische und symmetrische Differenzverstärkerschaltungen mit OPV
V 4.2
{ Vorteilhaft an beiden Schaltungen ist, daß im Falle eines Differenzverstärkers der
gewünschte Verstärkungsfaktor mit nur einem Widerstand R 1 "programmiert" werden kann.
Sie werden als sogenannte PGA (programmable gain amplifier) sowohl als monolithische als
auch hybride Schaltkreise angeboten.
{ R 1 ist als externer (Präzisions-)Widerstand vom Anwender einzusetzen
{ Die symmetrische Verstärkerschaltung ist bezüglich der Widerstandsbemessung etwas
vorteilhafter als die unsymmetrische Schaltung.
V 4.2 Endliche Gleichtaktunterdrückung
Bei nichtinvertierenden und bei Differenzverstärker-Schaltungen mit OPV tritt eine sogenannte
Gleichtaktaussteuerung auf. Sie wird im wesentlichen durch Unsymmetrien in der
Differenzeingangsstufe der OPV hervorgerufen. Dabei gilt:
Ugl lUe bzw. UD = Ue1 - Ue2 +Ugl .
U gl
{ Im Ersatzschaltbild kann die Gleichtaktaussteuerung durch eine Spannungsquelle G in
Reihe zu einem der beiden OPV-Eingänge netzwerkgerecht erfaßt und beschrieben werden.
Typische Werte sind Uglmax = !5 V und G = 103 ... 104 (G-Gleichtaktunterdrückung, CMRR).
{ Mit steigender Frequenz sinkt die Gleichtaktunterdrückung G eines OPV.
Die Gleichtaktaussteuerung kann zu erheblichen Fehlern führen und muß bei Anwendungen mit
hohen Genauigkeitsanforderungen berücksichtigt werden
{ Bei kleinen Differenzspannungen am Eingang können wegen der Gleichtaktverstärkung
eines realen OPV große Fehler auftreten.
{ Auch Abweichungen (im % - %o - Bereich) von den idealen Widerstandsverhältnissen
R
R
V = R 21 = R 43 zur Realisierung der Differenzverstärkung in der Grundschaltung nach Bild 4.1
bewirken eine Verringerung der Gleichtaktunterdrückung G und damit einen Ausgangsfehler.
R
R
Für R 21 = V, R 43 = V + und U 1 = U 2 = U gl erhält man die wirksame Gleichtaktverstärkung
der Differenzverstärker-Grundschaltung nach Bild 4.1 zu V gl = 1++V
und damit für die
V(1++V)
V
Gleichtaktunterdrückung G = Vgl =
.
Bei konstanter Verstärkung V ist bei idealen OPV die Gleichtaktunterdrückung G umgekehrt
proportional zur Toleranz der Widerstandsverhältnisse.
{ G wird unendlich, wenn die Widerstandsverhältnisse exakt gleich sind.
{ Andererseits kann bei realen OPV die endliche Gleichtaktunterdrückung durch geringfügige
R
Variation des Widerstandsverhältnisses R 43 angehoben werden.
Bei realen Verstärkern kann eine Gleichtaktspannung einen beträchtlichen Ausgangsfehler
bewirken.
{ Infolge der unvermeidbaren Unsymmetrien im technologischen Aufbau wird die Gleichtaktspannung Ugl in eine Differenzspannung zwischen den Eingangsanschlüssen des Verstärkers
umgesetzt, die sich dem Nutzsignal überlagert und die Messung verfälscht
(Gleichtakt-Gegentakt-Konversion).
{ Zusätzlich wirkt Ugl als Gleichtakt-Eingangssignal am Verstärker und kann einen Fehler im
Ausgangssignal hervorrufen (Forderung nach hoher Gleichtaktunterdrückung, CMRR).
V 4.3
V 4.3 Instrumentationsverstärker
Typisch treten bei der Meßwerterfassung Gleichtaktstörquellen in Form von Gleichspannungen
( Erdströme ) und Wechselspannungen mit Netzfrequenz ( einschließlich Oberwellen ) auf.
Zur fehlerfreien Verarbeitung werden sogenannte Instrumentationsverstärker eingesetzt. Sie
müssen echte Differenzverstärker sein, denn Verstärker mit unsymmetrischer Eingangsstufe
können Differenzsignale nicht von Gleichtaktsignalen trennen ( Bild 4.3 a).
R2
R1
+
U
R1
-
UD
+
U
e
U
gl
O
U
e1
-
R3
+
U
R2
U
+
e2
R4
Ue2
e1
U
a) invertierender Verstärker
U
O
gl
b) Differenzverstärker
Bild 4.3: Zur Auswirkung von Gleichtaktstörungen in OPV-Schaltungen
Unter Annahme idealer OPV erhält man für die Ausgangsspannungen UO in den beiden
Schaltungen:
R
U o = − R 21 (U e + U gl )
U o = V(U e2 − U e1 ) mit V =
R2
R1
=
R4
R3
.
{ Daraus ist deutlich die Gleichtaktunterdrückung des Differenzverstärkers zu erkennen.
Bild 4.4 zeigt die Verhältnisse unter Beachtung der Gleichtakt-Eingangswiderstände re+ und resowie des Differenzeingangswiderstandes rd des Operationsverstärkers. Für den Verstärker wird
dabei die symmetrische Schaltung nach Bild 4.2 angenommen (RG -Verstärkungseinstellung).
{ Die Signalquelle Ue der im Bild 4.4 angegebenen Schaltung muß gleichstrommäßig mit
Masse verbunden sein, damit der Eingangsruhestrom des Verstärkers fließen kann (R 3 ).
R1
1
-
U
U
e
3
Ri
R2
R3
D
r
d
R
G
2
r
U
gl
3
+
r
e+
5 Uo
V
e-
I
R
L
gl
R
4
6
i
6
Bild 4.4: Zur Auswirkung von Gleichtaktstörungen bei realen Differenzverstärkern
V 4.4
Zur Ermittlung der durch Konversion entstehenden Differenzspannung kann die Admittanzmatrixgleichung des Eingangskreises der Schaltung verwendet werden. Dazu wird die Gleichtaktquelle
Ugl in eine Stromquelle Igl = yi Ugl umgewandelt (Ri - Isolationswiderstand der Signalquelle,
Sensor).
y d + y 1 + y e−
−y d
−y d
y d + y 2 + y e+
−y 1
−y 2
y 1 (y d +y 2 +y e+ )+y 2 y d
−y 1
−y 2
y1 + y2 + y3 + yi
U1
U2
U3
0
= 0 .
I gl
y 2 (y d +y 1 +y e− )+y 1 y d
.
U 1 = I gl
, U 2 = I gl
N
N
Dabei steht N für die Systemdeterminante der Admittanzmatrix Y. Für die Differenz U2 - U1
(konvertierte Spannung) erhält man
U gl y 1 y 2 R
y 2 y e− −y 1 y e+
R
U Dgl = U 2 − U 1 = I gl
= R i N r e−1 − r e+2 .
N
Aus dieser Gleichung für die Fehlerspannung UDgl und Bild 4.4 lassen sich prinzipielle Lösungen
ableiten, um den Ausgangsfehler klein zu halten:
a. Meßfühler möglichst isoliert montieren (Ri d ∞).
b. OPV mit hoher Gleichtaktunterdrückung und großen Gleichtakteingangswiderständen einsetzen.
c. Instrumentationsverstärker einsetzen oder zumindest die Verbindungsleitungen am Ausgang (5)
und zur Systemerde (6) galvanisch trennen.
d. Potentialausgleichsleitungen zwischen Systemerde (6) und Fußpunkt (3) der Signalquelle U e .
R
r
e. Abgeglichene Brücke mit R 12 = r e−e+ und OPV mit hoher Gleichtaktunterdrückung realisieren.
Ökonomisch sind nur die Forderungen b. (evtl. in Verbindung mit e.) und c. zu realisieren.
Die besten Ergebnisse werden mit Isolationsverstärkern erzielt (CMRR > 150 dB, r gl > 10 11 ).
{ Die galvanische Trennung wird dabei mittels Übertrager oder mit Optokopplern erreicht. Der
Aufwand für diese Isolationsverstärker ist relativ hoch, ebenso ihr Preis.
Aufgaben zur Schaltungssimulation:
A1
Bestimmen Sie die Wertebereiche für die Ausgangsspannungen der beiden Verstärkerschaltungen nach Bild 4.3 bei folgenden Angaben:
*
Ugl = !1V, Ue = UD = 1 Vsin *t mit f = 2
= 10 kHz , Verstärkung V = 5.
Die Betriebsspannungen der OPV A741 betragen U+ = - U- = 15 V.
Überprüfen Sie Ihr Ergebnis durch Simulation der beiden Schaltungen für die gegebenen
Kennwerte.
A2
Für die Schaltungen aus Aufgabe A1 ist die Gleichtaktübertragung für Ugl = 1V sin *t bei
verschwindenden Eingangsspannungen Ue = 0 (UD = 0) für f1 = 50 Hz und f2 = 100 Hz zu
simulieren (Netzfrequenz und Oberwellen).
A3
Überprüfen Sie durch Simulation die Bestimmungsgleichung für die Verstärkung der
symmetrischen Differenzverstärkerschaltung nach Bild 4.2.
Hinweise zur Vorbereitung:
{ Machen Sie sich mit der Funktion der Schaltungen anhand der zum Versuch angegebenen
Grundlagen vertraut und berechnen Sie die Werte der Widerstände.
{ Leiten Sie die Bestimmungsgleichungen der verwendeten Verstärkerschaltungen
allgemeiner Form ab.
in